台湾专利TW201310875A Ｄｃ－ｄｃ轉換器、電源電路、以及半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
DC-DC轉換器包括：控制電路；切換元件；和恆壓產生部，其依據經由該切換元件所供應的輸入電壓來產生輸出電壓。該控制電路包括：AD轉換器，其轉換該輸入電壓和該輸出電壓；訊號處理電路；脈衝調變電路；以及供電控制電路，其根據該輸入電壓和該輸出電壓的數位值來控制供應供電電壓到該訊號處理電路。該訊號處理電路根據該輸出電壓的該數位值來決定該負載比，及該脈衝調變電路控制該切換元件。該訊號處理電路包括記憶體裝置，該記憶體裝置包括記憶體元件、用以儲存該記憶體元件的資料之電容器、以及用以控制該電容器中的電荷之電晶體。該電晶體包括氧化物半導體。
公开号:TW201310875A
申请号:TW101118524
申请日:2012-05-24
公开日:2013-03-01
发明作者:Takuro Ohmaru
申请人:Semiconductor Energy Lab；
IPC主号:H02M3-00

专利说明:
DC-DC轉換器、電源電路、以及半導體裝置
本發明係相關於數位DC-DC轉換器及包括DC-DC轉換器之電源電路和半導體裝置。
DC-DC轉換器為不管輸入電壓的值為何都可獲得恆定輸出電壓之恆壓電路，及DC-DC轉換器與整流電路等等一起被用於供電電路。尤其是，包括切換型DC-DC轉換器之供電電路被稱作切換電源或切換調整器。
以具有脈衝波形之電壓係藉由切換元件使用輸入電壓所形成以及使電壓滑順或保持在線圈、電容器等等中之此種方式，切換型DC-DC轉換器輸出具有預定值之電壓。切換元件導通之週期的比例(被稱作負載比)係受DC-DC轉換器中之控制電路所控制。藉由使用控制電路之負載比的控制，可控制輸出電壓的值。
在DC-DC轉換器之中，使用類比電路來形成控制電路之類比DC-DC轉換器已經是主流。然而，近年來，實際上已使用包括諸如數位訊號處理器(DSP)等訊號處理電路作為控制電路之數位DC-DC轉換器。數位DC-DC轉換器可執行切換元件的高速切換，具有控制電路中之訊號處理的高度準確性，及具有有著簡單結構之控制電路。
專利文件1揭示以數位方式的電源控制。 [參考] [專利文件]
[專利文件1]日本已出版專利申請案號2009-009386
當評估電子裝置的性能時，重點之一為低電力消耗。尤其是，在諸如行動電話等可攜式電子裝置之事例中，高電力消耗導致連續使用時間短，此為一大缺點，因此強烈需要低電力消耗。需要DC-DC轉換器來降低電力消耗，因為它們被設置在許多可攜式電子裝置中，用以控制輸出自可再充電電池之電壓。
專利文件1揭示當資訊處理設備被位移到省電模式時藉由停止供應時脈訊號到DSP來停止DSP而降低電力消耗之技術。然而，甚至當停止諸如時脈訊號等驅動訊號的供應時，供電電壓仍被供應到諸如DSP等積體電路，及由於電晶體的關閉狀態電流而消耗電力。因此，為了進一步降低DC-DC轉換器的電力消耗，需要不僅停止供應驅動訊號到DSP，並且停止供應供電電壓到DSP。
需注意的是，當停止供應供電電壓到DSP時會遺失由DSP中的暫存器所保持之負載比的資料。當恢復供應供電電壓到DSP時，輸出自DC-DC轉換器之電壓有暫時不穩定的傾向。為了防止不穩定狀態，在停止供應供電電壓到DSP之前，可將負載比的資料儲存在諸如快閃記憶體等外部的非揮發性記憶體裝置中。然而，因為從外部記憶體裝置歸還資料到DSP的暫存器需要時間，所以此方法並不適用於短時間停止供應供電電壓來降低電力消耗。
鑑於技術背景，本發明的實施例之目的在於設置消耗低電力之DC-DC轉換器，及設置包括DC-DC轉換器之電源電路或半導體裝置。尤其是，目的在於設置藉由短時間停止供應供電電壓而消耗低電力之DC-DC轉換器，及設置包括DC-DC轉換器之電源電路或半導體裝置。
為了解決上述問題，在本發明的一實施例中，控制電路包括具有下面結構在決定負載比之諸如DSP等訊號處理電路中的記憶體裝置。記憶體裝置包括記憶體元件；用以儲存記憶體元件的資料之電容器；及用以控制電容器中的電荷之供應、保持、及排放的電晶體。
電晶體包括諸如氧化物半導體等半導體在通道形成區中，半導體之能帶隙寬於矽的能帶隙及本徵載子密度低於矽的本徵載子密度。因此，具有上述特性之半導體被用於通道形成區之電晶體具有大幅低於使用諸如矽或鍺等一般半導體所形成的電晶體之關閉狀態電流。
尤其是，可藉由使用將輸入訊號的邏輯值反相和輸出訊號之邏輯元件來形成記憶體元件，諸如反相器或時脈式反相器等。
另外，在本發明的實施例中，將供電控制電路設置在控制電路中。供電控制電路根據DC-DC轉換器之輸入電壓和輸出電壓的位準來決定是否停止供應供電電壓到訊號處理電路。尤其是，當輸出電壓保持在理想值及輸入電壓的波動小時，供電控制電路停止供應供電電壓到訊號處理電路。另外，當輸入電壓的波動大或輸出電壓未保持在理想值時，供電控制電路供應供電電壓到訊號處理電路。
由訊號處理電路所決定之負載比的資料被保持在包括於記憶體裝置中之記憶體元件。在停止供應供電電壓到訊號處理電路之前，保持在記憶體元件中之負載比的資料被儲存在包括於記憶體裝置中之電容器。尤其是，藉由保持電容器中的電荷來儲存資料。電荷的保持係藉由關閉具有低關閉狀態電流的電晶體來執行。在恢復供應供電電壓到訊號處理電路之後，所儲存的資料被歸還到記憶體元件。利用上述結構，甚至當停止供應供電電壓時仍能夠防止保持在記憶體裝置中之資料遺失。因為不需要儲存資料在外部記憶體電路中，所以在訊號處理電路或包括訊號處理電路之控制電路中，甚至能夠短時間停止供應供電電壓。結果，可降低DC-DC轉換器的電力消耗。另外，甚至當停止供應供電電壓時，負載比的資料仍保持在記憶體裝置中，因此在恢復供應供電電壓之後仍可防止DC-DC轉換器的輸出電壓之不穩定。
尤其是，根據本發明的實施例之DC-DC轉換器包括切換元件；控制電路，用以控制切換元件的負載比；及恆壓產生部，其產生對應於負載比之輸出電壓。藉由切換元件來控制供應輸入電壓到恆壓產生部。控制電路包括AD轉換器，其將輸出電壓從類比值轉換成數位值；AD轉換器，其將輸入電壓從類比值轉換成數位值；訊號處理電路，其藉由使用輸出電壓的數位值來決定負載比；脈衝調變電路，其根據負載比來產生用次控制切換元件的切換之訊號；以及供電控制電路，其根據輸入電壓的數位值和輸出電壓的數位值來決定是否執行供應供電電壓到訊號處理電路。訊號處理電路包括用以儲存負載比之記憶體裝置。記憶體裝置包括藉由使用電晶體所形成之記憶體元件，電晶體包括諸如具有晶性的矽或具有晶性的鍺等半導體在通道形成區中；電容器，用以儲存記憶體元件的資料；以及電晶體，用以控制電容器中之電荷的供應、保持、及排放。電晶體包括能帶隙寬於矽的能帶隙及本徵載子密度低於矽的本徵載子密度之半導體在通道形成區中。
本發明的實施例可設置因為上述結構能夠以低電力來操作之DC-DC轉換器，及包括DC-DC轉換器之電源電路和半導體裝置。
下面，將參考附圖詳細說明本發明的實施例。然而，本發明並不侷限於下面說明，及精於本技藝之人士應容易明白，在不違背本發明的範疇和精神之下，可以各種方式改變模式和細節。因此，本發明不應被闡釋作侷限於下面實施例的說明。
需注意的是，本發明包括可使用DC-DC轉換器或供電電路之所有半導體裝置在其類別中：例如：諸如微處理器和影像處理電路等積體電路、RF(射頻)標籤、記憶體媒體、太陽能電池、包括發光元件之照明裝置、及半導體顯示裝置。另外，半導體顯示裝置包括包括DC-DC轉換器和供電電路之半導體顯示裝置，諸如液晶顯示裝置、以有機發光元件(OLED)為代表的發光元件係用於各個像素之照明裝置、電子紙、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、場發射顯示器(FED)等等在其類別中。 (實施例1)
圖1A為根據本發明的實施例之DC-DC轉換器的結構之例子圖。
圖1A所示之DC-DC轉換器100包括電力轉換電路101，其藉由使用施加到輸入端子IN(Vin)之輸入電壓來產生恆定輸出電壓(Vout)，及從輸出端子OUT輸出恆定電壓。電力轉換電路101包括恆壓產生部103和切換元件102。圖1A所示之DC-DC轉換器100包括控制電路104，用以控制切換元件102導通之時間的比例，即、負載比。
切換元件102根據由控制電路104所決定之負載比來執行切換。當切換元件102導通時，輸入電壓被供應到恆壓產生部103。當切換元件102關閉時，輸入電壓Vin未供應到恆壓產生部103。當切換元件102被關閉時，恆壓產生部103被供應有參考電壓，諸如接地電壓等。因此，回應於切換元件102的切換，參考電壓和固定電壓交替之脈衝訊號被供應到恆壓產生部103。
恆壓產生部103包括線圈、電容器、及二極體的任何一或更多個。當供應脈衝訊號時，恆壓產生部103藉由使訊號的電壓滑順或保持訊號的電壓來產生恆定輸出電壓。
當藉由控制電路104所決定之負載比被改變時，亦改變輸出電壓的值。尤其是，產生輸入電壓的脈衝之週期的百分比增加會導致輸出電壓與參考電壓之間的差增加。相反地，當產生輸入電壓的脈衝之週期的百分比減少會導致輸出電壓與參考電壓之間的差減少。
需注意的是，在本發明的實施例中，藉由脈衝寬度控制(PWM)或脈衝頻率控制(PFM)可執行切換元件102的切換。
另一選擇是，在本發明的實施例中，藉由用於切換元件102的切換之脈衝寬度控制和脈衝頻率控制的組合，可調整輸出電壓。在低輸出電壓之事例中，藉由脈衝頻率控制而非藉由脈衝寬度控制，可將切換元件102的切換頻率抑制成低的；因此，由於切換元件102的切換所導致之電力耗損被抑制成低的。相反地，在高輸出電壓之事例中，藉由脈衝寬度控制而非藉由脈衝頻率控制，可將切換元件102的切換頻率抑制成低的；因此，由於切換元件102的切換所導致之電力耗損被抑制成低的。因此，可依據輸出電壓的量來切換脈衝寬度控制和脈衝頻率控制，藉以可增強電力轉換效率。
控制電路104包括AD轉換器105、AD轉換器106、訊號處理電路107、脈衝調變電路108、及供電控制電路109。訊號處理電路107包括記憶體裝置110。
AD轉換器105具有將輸出電壓Vout從類比值轉換成數位值之功能。訊號處理電路107具有藉由使用輸出電壓Vout的數位值來決定負載比之功能。所決定的負載比之資料保持在訊號處理電路107的記憶體裝置110中。脈衝調變電路108具有根據負載比產生用以控制切換元件102的切換之控制訊號的功能。AD轉換器106具有將輸入電壓Vin從類比值轉換成數位值之功能。供電控制電路109具有根據輸入電壓Vin的數位值和輸出電壓Vout的數位值來決定是否將供電電壓VDD供應到訊號處理電路107之功能。
接著，圖1B之方塊圖圖示記憶體裝置110的組態之例子。如圖1B所示，記憶體裝置110包括記憶體元件111；電容器112，用以儲存記憶體元件111的資料；以及電晶體113，用以控制電容器112中之電荷的供應、保持、排放。記憶體元件111包括複數個邏輯元件115，其將輸入訊號的邏輯值反相及輸出訊號。記憶體單元114可利用記憶體元件111、電容器112、及電晶體113來保持一位元資料。記憶體裝置110包括一或更多個記憶體單元114。
需注意的是，反相器、時脈式反相器等等可被用於邏輯元件115。
需注意的是，記憶體單元114可視需要另外包括另一電路元件，諸如二極體、電阻器、或電感器等。
當包括在訊號Din中之負載比的一位元資料在第一階段被輸入到記憶體單元114時，資料被輸入到記憶體元件111。只要供應參考電壓GND和高位準供電電壓VDD，記憶體元件111就保持資料。然後，當在隨後階段一位元資料被輸入到記憶體單元114時，包括在訊號Din中之負載比的下一一位元資料在第一階段被輸入到記憶體單元114。藉由重複上述操作，包括在訊號Din中之所有一位元資料被保持在複數個記憶體單元114中。
電容器112經由電晶體113連接到記憶體元件111，以便視需要儲存輸入到記憶體單元114之訊號Din的資料。尤其是，電容器112具有夾置在一對電極之間的介電物質。一對電極的其中之一經由電晶體113連接到記憶體元件111，而另一個連接到施加到諸如接地電壓等參考電壓之節點。電晶體113的切換係受施加到其閘極電極之訊號Sig所控制。
需注意的是，如上述，圖1A所示之供電控制電路109根據輸入電壓Vin的數位值和輸出電壓Vout的數位值來決定是否供應供電電壓VDD到訊號處理電路107。尤其是，當輸出電壓Vout保持在理想值及輸入電壓Vin的波動小時，供電控制電路109停止供應供電電壓VDD到訊號處理電路107。當輸入電壓Vin的波動大或輸出電壓Vout未保持在理想值時，供電控制電路109供應供電電壓VDD到訊號處理電路107。
然後，當供電控制電路109停止供應供電電壓VDD到訊號處理電路107時，在停止供應供電電壓VDD之前，儲存在記憶體元件111中之負載比的資料被儲存在記憶體裝置110之電容器112中。尤其是，藉由保持電荷在電容器112中來儲存資料，及藉由關閉具有低關閉狀態電流之電晶體113來保持電荷。在恢復供應供電電壓VDD到訊號處理電路107之後，所儲存的資料被歸還到記憶體元件111。利用上述結構，藉由停止供應供電電壓VDD，可防止保持在記憶體裝置110中之負載比的資料遺失。
參考圖2之流程圖來說明具有圖1A及1B所示的組態之DC-DC轉換器100的特定操作之例子。
首先，開始決定是否停止供應供電電壓VDD到訊號處理電路107，及開始調整輸出電壓Vout(A：01開始)。可根據自DC-DC轉換器100的外面所輸入之指令來開始決定，或者可被設定成以預定時序自動開始。需注意的是，在決定是否停止供應供電電壓VDD到訊號處理電路107之前，已經將供電電壓VDD供應到訊號處理電路107和調整輸出電壓Vout。
訊號處理電路107比較輸出自AD轉換器105之輸出電壓Vout的數位值與想要的輸出電壓Vd之數位值。然後，具有決定是否將輸出電壓Vout保持在想要的輸出電壓Vd之值的結果作為資料之訊號L-Flag係從訊號處理電路107輸出。另外，AD轉換器106產生輸入電壓Vin的數位值，及輸出具有決定輸入電壓Vin是否波動的結果做為資料之訊號V-Flag。
例如，假設：當訊號L-Flag的數位值為1時，輸出電壓Vout係保持在想要的輸出電壓Vd之值。當訊號L-Flag的數位值為0時，輸出電壓Vout未保持在想要的輸出電壓Vd之值。例如，當訊號V-Flag的數位值為1時，輸入電壓Vin波動。當訊號V-Flag的數位值為0時，輸入電壓Vin未波動。
在供電控制電路109中，根據訊號L-Flag的數位值和訊號V-Flag的數位值來決定是否供應供電電壓VDD到訊號處理電路107。尤其是，決定訊號L-Flag的數位值是否為1(A：02 L-Flag=1)，及決定訊號V-Flag的數位值是否為1(A：03 V-Flag=1)。當訊號L-Flag的數位值為1及訊號V-Flag的數位值為0時，停止供應供電電壓VDD到訊號處理電路107(A：04停止供應VDD)。此外，當訊號L-Flag的數位值為0時或當訊號L-Flag的數位值和訊號V-Flag的數位值為1時，供電電壓VDD被供應到訊號處理電路107(A：05供應VDD)。
需注意的是，當訊號L-Flag的數位值為1及訊號V-Flag的數位值為1時，在考量輸入電壓Vin的波動之下，輸出電壓Vout必須接近想要的輸出電壓Vd之值。當訊號L-Flag的數位值為0及訊號V-Flag的數位值為1或0時，不管輸入電壓Vin的波動為何，輸出電壓Vout未保持在接近想要的輸出電壓Vd之值；因此，輸出電壓Vout必須接近想要的輸出電壓Vd之值。在訊號處理電路107中，根據輸出自AD轉換器105的輸出電壓Vout之數位值與想要的輸出電壓Vd之數位值的比較結果來決定負載比。
尤其是，在訊號處理電路107中，決定輸出電壓Vout是否對應於想要的輸出電壓Vd之值(A：06 Vout=Vd)。在輸出電壓Vout對應於想要的輸出電壓Vd之值的事例中，輸出電壓的數位值Sout未被校正(A：07 Sout→Sout)。即、在此事例中，校正之前的數位值Sout等於校正之後的數位值Sout’。
在輸出電壓Vout未對應於想要的輸出電壓Vd之值的事例中，決定輸出電壓Vout是否高於想要的輸出電壓Vd之值(A：08 Vout>Vd)。當輸出電壓Vout高於想要的輸出電壓Vd之值時，以從輸出電壓的數位值Sout減掉校正值D以便使負載比變小之此種方式來校正數位值Sout，以便產生數位值Sout’=Sout-D(A：09 Sout→Sout-D)。
當輸出電壓Vout低於想要的輸出電壓Vd之值時，以將校正值D添加到輸出電壓的數位值Sout以便使負載比變大之此種方式來校正數位值Sout，以便產生數位值Sout’=Sout+D(A：10 Sout→Sout+D)。
接著，在訊號處理電路107中，校正後的數位值Sout’經過數位過濾器處理(A：11 DF處理)，及包括訊號過濾器處理後的數位值Sout’做為資料之訊號被傳送到脈衝調變電路108。需注意的是，做為資料，數位值Sout’包括獲得想要的輸出電壓Vd所需之負載比。脈衝調變電路108根據傳送自訊號處理電路107之訊號來產生用以控制切換元件102的控制訊號，以便切換元件102根據想要的負載比來執行切換。
在電力轉換電路101中，藉由根據控制訊號來切換切換元件102，輸出電壓Vout被調整成接近想要的輸出電壓Vd之值(A：12 Vout→Vd)。
需注意的是，在調整輸出電壓Vout之後，訊號處理電路107再次比較輸出自AD轉換器105之輸出電壓Vout的數位值與輸出電壓Vd之想要的數位值。然後，包括決定是否將輸出電壓Vout保持在想要的輸出電壓Vd之值的結果作為資料之訊號L-Flag係輸出自訊號處理電路107。
在供電控制電路109中，根據訊號L-Flag的數位值來決定輸出電壓Vout是否接近想要的輸出電壓Vd之值。尤其是，決定訊號L-Flag的數位值是否為1(A：13 L-Flag=1)。當訊號L-Flag的數位值為1時，完成決定是否停止供應供電電壓VDD到訊號處理電路107，及完成調整輸出電壓Vout(A：14完成)。當訊號L-Flag的數位值為0時，根據輸出自AD轉換器105之輸出電壓Vout的數位值與想要的輸出電壓Vd之值的數位值之間的比較結果，再次於訊號處理電路107中決定負載比。尤其是，DC-DC轉換器100再次重複從訊號處理電路107決定輸出電壓Vout是否對應於想要的輸出電壓Vd之值(A：06 Vout=Vd)的操作到訊號處理電路107決定訊號L-Flag的數位值是否為1之操作(A：13 L-Flag=1)。需注意的是，由設計者適當決定重複次數。
因為在本發明的實施例無須儲存資料於外部記憶體電路中，所以在訊號處理電路107中甚至仍可短時間停止供應供電電壓VDD。結果，可降低DC-DC轉換器100的電力消耗。另外，因為甚至當停止供應供電電壓VDD時負載比的資料仍儲存在記憶體裝置110中，所以甚至在恢復供應供電電壓之後仍可防止DC-DC轉換器100的輸出電壓Vout之不穩定。
以上述方式，可大幅降低由於關閉狀態電流所導致之DC-DC轉換器100的電力消耗，及包括DC-DC轉換器100之電源電路或半導體裝置的電力消耗低。
需注意的是，在參考圖1A及1B和圖2所說明之例子中，當將輸出電壓Vout保持在理想值及輸入電壓Vin的波動小時，供電控制電路109停止供應供電電壓VDD到訊號處理電路107。然而，在本發明的實施例中，供電控制電路109不僅可停止供應供電電壓VDD到訊號處理電路107，並且停止供應供電電壓VDD到AD轉換器105。利用此種結構，可進一步降低DC-DC轉換器100的電力消耗。
在本發明的一實施例中，電晶體113具有諸如氧化物半導體等包括能帶隙寬於矽的能帶隙且本徵載子密度低於矽的本徵載子密度之半導體的通道形成區。在通道形成區中使用氧化物半導體之電晶體具有大幅低於使用諸如矽或鍺等一般半導體所形成的電晶體之關閉狀態電流。電容器112的資料保持時間之長度依據經由電晶體113漏洩出累積在電容器112中的電荷量而定。因此，當累積在電容器112中之電荷被諸如上述電晶體等具有極低的關閉狀態電流之電晶體113保持時，可防止電荷從電容器112漏洩，如此可使資料保持時間較長。
除非特別指明，否則在n通道電晶體之事例中，此說明書中的關閉狀態電流為在當參考電壓為源極的電壓時閘極電極之電壓低於或等於零的同時當汲極的電壓高於源極的電壓或閘極電極的電壓時在源極與汲極之間流動的電流。另一選擇是，在p通道電晶體之事例中，此說明書中的關閉狀態電流為在參考電壓為源極的電壓時閘極電極之電壓高於或等於零的同時當汲極的電壓低於源極的電壓或閘極電極的電壓時在源極與汲極之間流動的電流。
雖然圖1B圖解電晶體113具有單閘極結構之事例的例子，但是電晶體113可具有包括複數個電連接的閘極電極以便包括複數個通道形成區之多閘極結構。
雖然圖1B圖解一電晶體113被用於控制電容器112中之電荷的供應、保持、及排放之組態，但是本發明並不侷限於此。在本發明的實施例中，複數個電晶體113可被用於控制電容器112中之電荷的供應、保持、及排放。在使用複數個電晶體113之事例中，複數個電晶體113可以並聯、以串聯、或以並聯連接和串聯連接的組合來彼此連接。
需注意的是，在此說明書中，電晶體以串聯彼此連接之狀態意指只有第一電晶體之源極和汲極的其中之一連接到只有第二電晶體之源極和汲極的其中之一的狀態。此外，電晶體以並聯彼此連接之狀態意指第一電晶體之源極和汲極的其中之一連接到第二電晶體之源極和汲極的其中之一，而第一電晶體之源極和汲極的其中另一個連接到第二電晶體之源極和汲極的其中另一個之狀態。
電晶體的用詞“源極”和“汲極”依據電晶體的極性或施加到源極和汲極之電壓的位準之間的差而彼此互換。通常，說到n通道電晶體中之源極和汲極，施加較低電壓者被稱作源極，而施加較高電壓者被稱作汲極。另外，說到p通道電晶體中之源極和汲極，施加較低電壓者被稱作汲極，而施加較高電壓者被稱作源極。在此說明書中，雖然為了方便在某些事例中假設源極和汲極是固定的來說明電晶體之連接關係，但是實際上，源極和汲極的名稱依據電壓的關係而彼此互換。
在本發明的實施例中，包括在記憶體元件111中之電晶體可包括諸如具有晶性的矽或具有晶性的鍺等半導體在通道形成區中。因此，電晶體可包括諸如氧化物半導體等能帶隙寬於矽的能帶隙及本徵載子密度低於矽的本徵載子密度之半導體在通道形成區中，像電晶體113。當具有晶性的矽或具有晶性的鍺具有比氧化物半導體高的遷移率時，在包括在記憶體元件111中之電晶體包括具有晶性的矽或具有晶性的鍺在通道形成區中之事例中，可確保記憶體裝置110以及DC-DC轉換器100的高速操作。
在圖1A中只藉由使用輸出電壓Vout來控制切換元件102的負載比；然而，在根據本發明的實施例之DC-DC轉換器中，不僅可藉由使用輸出電壓Vout而且可藉由使用輸出電流來控制切換元件102的負載比。
圖16為根據本發明的實施例之DC-DC轉換器100的組態之例子圖。圖16所示之DC-DC轉換器100不同於圖1A所示之DC-DC轉換器100在於控制電路104包括AD轉換器150。AD轉換器150將由CT(比流器)感測器等等所偵測到的輸出電流從類比值轉換成數位值，而後傳送數位值到訊號處理電路107。在DC-DC轉換器100中，根據輸出電壓Vout的數位值和輸出電流的數位值來控制切換元件102的切換。
DC-DC轉換器100的輸出電壓Vout和輸出電流被偵測，及根據這些數位值來控制負載比，以便負載比可被設定在適當的值，使DC-DC轉換器的輸出電壓和DC-DC轉換器的輸出電力保持在理想值。 (實施例2)
在此實施例中，說明訊號處理電路和包括在訊號處理電路中之記憶體裝置的組態。
在本發明的實施例中，記憶體裝置包括一或複數個各個能夠儲存一位元資料之記憶體單元。圖3為包括在記憶體裝置中之記憶體單元114的電路圖之例子圖。
圖3所示之記憶體單元114包括記憶體元件111、電容器112、及電晶體113。記憶體元件111包括第一邏輯元件115a和第二邏輯元件115b，其各個將所輸入的訊號之邏輯值反相及輸出訊號；電晶體116；及電晶體117。
經由電晶體116將包括輸入到記憶體單元114之資料的訊號Din供應到第一邏輯元件115a之輸入端子。第一邏輯元件115a的輸出端子連接到第二邏輯元件115b的輸入端子。第二邏輯元件115b的輸出端子經由電晶體117連接到第一邏輯元件115a的輸入端子。第一邏輯元件115a的輸出端子或第二邏輯元件115b的輸入端子之電壓被輸出作為訊號Dout到隨後階段的記憶體單元114或另一電路。
需注意的是，在圖3中，圖解反相器被使用作為第一邏輯元件115a和第二邏輯元件115b之例子；然而，除了反相器之外，時脈式反相器亦可被使用作為第一邏輯元件115a及/或第二邏輯元件115b。
經由電晶體116和電晶體113將電容器112連接到記憶體單元114的輸入端子，即、供應訊號Din的電壓之節點，以便視需要可儲存輸入到記憶體單元114之訊號Din的資料。尤其是，電容器112之電極的其中之一經由電晶體113連接到第一邏輯元件115a的輸入端子。電極的其中另一個連接到供應諸如接地電壓等參考電壓之節點。
電晶體113具有大幅低於包括諸如矽或鍺等一般半導體之電晶體的關閉狀態電流。電容器112的資料保持時間之長度依據經由電晶體113漏洩出累積在電容器112中的電荷量而定。因此，當累積在電容器112中之電荷被諸如上述電晶體等具有極低的關閉狀態電流之電晶體113保持時，可防止電荷從電容器112漏洩，如此可使資料保持時間較長。
雖然圖3圖解包括在電晶體113中之電晶體具有單閘極結構之事例的例子，但是電晶體可具有包括複數個電連接的閘極電極以便包括複數個通道形成區之多閘極結構。
需注意的是在圖3中，圖解藉由使用一電晶體113控制電容器112中之電荷的供應、保持、及排放之結構；然而，本發明並不侷限於此結構。在本發明的實施例中，可藉由使用複數個電晶體113來控制電容器112中之電荷的供應、保持、及排放。在使用複數個電晶體113之事例中，複數個電晶體可以並聯、以串聯、或以並聯連接和串聯連接的組合來彼此連接。
需注意的是，記憶體單元114可視需要另外包括另一電路元件，諸如二極體、電阻器、或電感器等。
第一邏輯元件115a具有閘極電極彼此連接之p通道電晶體118和n通道電晶體119串聯連接在供應高位準供電電壓VDD的第一節點和供應低位準參考電壓GND的第二節點之間的結構。尤其是，p通道電晶體118的源極連接到供應供電電壓VDD之第一節點，而n通道電晶體119的源極連接到供應參考電壓GND之第二節點。此外，p通道電晶體118的汲極連接到n通道電晶體119的的汲極，及兩汲極的電壓可被視作第一邏輯元件115a之輸出端子的電壓。此外，p通道電晶體118的閘極電極和n通道電晶體119的閘極電極之電壓可被視作第一邏輯元件115a的輸入端子之電壓。
第二邏輯元件115b具有閘極電極彼此連接之p通道電晶體120和n通道電晶體121串聯連接在供應高位準供電電壓VDD的第一節點和供應低位準參考電壓GND的第二節點之間的結構。尤其是，p通道電晶體120的源極連接到供應供電電壓VDD之第一節點，而n通道電晶體121的源極連接到供應參考電壓GND之第二節點。此外，p通道電晶體120的汲極連接到n通道電晶體121的的汲極，及兩汲極的電壓可被視作第二邏輯元件115b之輸出端子的電壓。此外，p通道電晶體120的閘極電極和n通道電晶體121的閘極電極之電壓可被視作第二邏輯元件115b的輸入端子之電壓。
藉由施加到其閘極電極之訊號Sig1來控制電晶體116的切換。藉由施加到其閘極電極之訊號Sig2來控制電晶體117的切換。藉由施加到其閘極電極之訊號Sig3來控制包括在電晶體113中的電晶體之切換。
在圖3所示之記憶體單元114中，可使用包括複數個電晶體之切換元件來取代電晶體116。在使用包括複數個電晶體之切換元件來取代電晶體116的事例中，複數個電晶體可以並聯、以串聯、或以並聯連接和串聯連接的組合來彼此連接。另外，在圖3所示之記憶體單元114中，可使用包括複數個電晶體之切換元件來取代電晶體117。在使用包括複數個電晶體之切換元件來取代電晶體117的事例中，複數個電晶體可以並聯、以串聯、或以並聯連接和串聯連接的組合來彼此連接。
第一邏輯元件115a和第二邏輯元件115b需要以高速操作。因此，使用包括包括具有晶性的矽或具有晶性的鍺之通道形成區的電晶體作為包括在第一邏輯元件115a中之n通道電晶體119和p通道電晶體118或者包括在第二邏輯元件115b中之n通道電晶體121和p通道電晶體120。
需注意的是，電晶體116或電晶體117可包括包括具有晶性的矽或具有晶性的鍺之通道形成區。
接著，說明圖3所示之記憶體單元114的操作之例子。
首先，在寫入資料時，電晶體116被導通，電晶體117被關閉，及電晶體113被關閉。然後，供電電壓VDD被施加到第一節點，而參考電壓GND被施加到第二節點，藉以供電電壓被施加到記憶體單元111。施加到記憶體單元114之訊號Din的電壓係經由電晶體116施加到第一邏輯元件115a的輸入端子，藉以第一邏輯元件115a的輸出端子之電壓為將訊號Din的邏輯值反相之電壓。然後，電晶體117被導通，及第一邏輯元件115a的輸入端子連接到第二邏輯元件115b的輸出端子，藉以將資料寫入第一邏輯元件115a和第二邏輯元件115b。
接著，在輸入資料保持在第一邏輯元件115a和第二邏輯元件115b中之事例中，電晶體117維持導通，電晶體113維持關閉，及電晶體116被關閉。藉由關閉電晶體116，輸入資料保持在第一邏輯元件115a和第二邏輯元件115b中。此時，供電電壓VDD施加到第一節點，及參考電壓GND施加到第二節點，藉以供電電壓施加在第一節點與第二節點之間的狀態被維持。
第一邏輯元件115a的輸出端子之電壓反映保持在第一邏輯元件115a和第二邏輯元件115b中的資料。因此，藉由讀取電壓，可從記憶體單元114讀取資料。
需注意的是，當在保持資料中停止供應供電電壓時，在停止供應供電電壓之前將資料保持在電容器112中。在資料保持在電容器112之事例中，首先，電晶體116被關閉，電晶體117被導通，及電晶體113被導通。然後，經由電晶體113，對應於保持在第一邏輯元件115a和第二邏輯元件115b中的資料之值的電荷量係累積在電容器112中，藉以將資料寫入電容器112內。在將資料儲存於電容器112之後，電晶體113被關閉，藉以保持儲存在電容器112中之資料。在關閉電晶體113之後，例如，參考電壓GND係供應到第一節點和第二節點的每一個，以便節點具有相等電壓，藉以停止施加第一節點和第二節點之間的供電電壓。需注意的是，在將資料儲存於電容器112之後，電晶體117可被關閉。
以此種方式，在將輸入資料保持在電容器112之事例中，不需要供電電壓施加第一節點和第二節點之間；因此，經由包括在第一邏輯元件115a中的p通道電晶體118和n通道電晶體119或者經由包括在第二邏輯元件115b中的p通道電晶體120和n通道電晶體121流動在第一節點和第二節點之間的關閉狀態電流會非常接近零。結果，會明顯降低由於在保持資料時之記憶體元件111的關閉狀態電流所導致之電力消耗，及可降低記憶體裝置以及包括記憶體裝置的整體DC-DC轉換器之電力消耗。
如上述，電晶體113具有極低的關閉狀態電流。因此，當電晶體113在關閉狀態時，累積在電容器112中之電荷不容易漏洩；如此，資料被保持。
在讀取儲存於電容器112之資料的事例中，電晶體116被關閉。然後，再次將供電電壓VDD供應到第一節點，及再次將參考電壓GND供應到第二節點，藉以將供電電壓施加在第一節點與第二節點之間。然後，藉由導通電晶體113，可從記憶體單元114讀取具有反映資料之電壓的訊號Dout。
需注意的是，可由在通道形成區中使用氧化物半導體之電晶體控制第一節點與第二節點之間的供電電壓之施加。圖4A圖解具有此種結構之記憶體裝置的例子。
圖4A所示之記憶體裝置110包括複數個記憶體單元114。尤其是，圖3所示之記憶體單元114可被使用作為記憶體單元114的每一個。將切換元件130包括在供電控制電路109中。經由切換元件130，包括在記憶體裝置110中之記憶體單元114的每一個被供應有高位準供電電壓VDD。此外，訊號Din的電壓和低位準參考電壓GND的電壓被施加到包括在記憶體裝置110中之記憶體單元114的每一個。
在圖4A中，包括氧化物半導體在通道形成區中之電晶體被用於切換元件130，及藉由供應到其閘極電極之訊號SigA來控制電晶體的切換。因為用於切換元件130之電晶體包括氧化物半導體在通道形成區中，所以如上述關閉狀態極低。
需注意的是，在圖4A中，圖解切換元件130包括一電晶體之結構；然而，本發明並不侷限於此結構。在本發明的實施例中，切換元件130可包括複數個電晶體。在複數個電晶體包括於切換元件130之事例中，複數個電晶體可以並聯、以串聯、或以並聯連接和串聯連接的組合來彼此連接。
雖然切換元件130控制高位準供電電壓VDD到包括在圖4A的記憶體裝置110中之記憶體單元114的每一個之供應，但是切換元件130可控制低位準參考電壓GND之供應。在圖4B中，圖解包括在記憶體裝置110中之記憶體單元114的每一個經由切換元件130被供應有低位準參考電壓GND之記憶體裝置110的例子。可藉由切換元件130控制供應低位準參考電壓GND到包括在記憶體裝置110中之記憶體單元114的每一個。
接著，將說明根據本發明之半導體裝置的特定實施例。半導體裝置的結構之例子被圖解作圖5的方塊圖。
訊號處理電路107包括控制單元131、對應於算術單元之算術邏輯單元(ALU)132、資料快取記憶體133、指令快取記憶體134、程式計數器135、指令暫存器136、非揮發性記憶體裝置137、及記憶體裝置110。
控制單元131具有解碼和實行輸入指令之功能。ALU 132具有執行諸如四則算術操作等各種算術操作和邏輯操作之功能。資料快取記憶體133為臨時儲存經常使用的資料之緩衝記憶體裝置。指令快取記憶體134為臨時儲存發送到控制單元131的指令(程式)之經常使用的指令之緩衝器記憶體裝置。程式計數器135為儲存接下來欲待實行之指令的位址之暫存器。指令暫存器136為儲存接下來欲待實行之指令的暫存器。用於ALU 132中的算術操作之資料和在控制單元131中實行的指令被儲存在非揮發性記憶體裝置137中。記憶體裝置110可儲存由於ALU 132中之算術操作所獲得的資料，諸如校正的數位值Sout’之資料和L-Flag的數位值之資料等；讀取自非揮發性記憶體裝置137之資料；在ALU 132中之算術操作期間所獲得的資料；諸如此類。
接著，將說明訊號處理電路107的操作。
控制單元131從對應於儲存在程式計數器135中的接下來欲待實行之指令的位址之指令快取記憶體134的位址讀出指令，及使指令暫存器136儲存指令。當指令未儲存於指令快取記憶體134的對應位址時，控制單元131存取非揮發性記憶體裝置137的對應位址，從非揮發性記憶體137讀出指令，及使指令暫存器136儲存指令。在此事例中，指令亦儲存在指令快取記憶體134中。
控制單元131解碼儲存在指令暫存器136中之指令及實行指令。尤其是，控制單元131根據指令產生用以控制ALU 132的操作之各種訊號。
當欲待實行之指令為算術指令時，控制單元131使ALU 132使用儲存在記憶體裝置110中之資料來執行算術操作，及將算術操作的結果儲存在記憶體裝置110中。
當欲待實行之指令為載入指令時，控制單元131首先存取資料快取記憶體133的對應位址，及核對對應資料是否存在於資料快取記憶體133中。當對應資料存在於資料快取記憶體133中時，從資料快取記憶體133的對應位址拷貝資料到記憶體裝置110。當對應資料未存在於資料快取記憶體133中時，從非揮發性記憶體裝置137的對應位址拷貝資料到資料快取記憶體133的對應位址，而後從資料快取記憶體133的對應位址拷貝資料到記憶體裝置110。需注意的是，在對應資料未存在之事例中，因為需要存取低速非揮發性記憶體裝置137，所以實行指令比控制單元只存取諸如資料快取記憶體133等緩衝器記憶體裝置之事例花上更長時間。然而，當不僅上述資料而且非揮發性記憶體裝置137中之資料的位址和資料附近的位址之資料被拷貝到緩衝器記憶體裝置時，能夠以高速執行第二和隨後存取非揮發性記憶體裝置137中之資料的位址和其附近的位址。
當欲待實行之指令為儲存指令時，控制單元131將記憶體裝置110的資料儲存在資料快取記憶體133之對應位址。在此事例中，控制單元131首先存取資料快取記憶體133的對應位址及核對對應資料是否能夠儲存在資料快取記憶體133中。當資料能夠儲存在資料快取記憶體133時，從記憶體裝置110拷貝資料到資料快取記憶體133的對應位址。當無法儲存資料時，新的對應位址被分派在資料快取記憶體133的部分中，及從記憶體裝置110拷貝資料到資料快取記憶體133的對應位址。需注意的是，可緊接在資料拷貝到資料快取記憶體133之後，將資料拷貝到非揮發性記憶體裝置137。另一選擇是，可將一些片段資料拷貝到資料快取記憶體133，而後這些片段資料全體被拷貝到非揮發性記憶體裝置137。
然後，在控制單元131實行指令之後，控制單元131再次存取程式計數器135，及重複從讀取自指令暫存器136的指令被解碼和實行之上述操作。
ALU 132在記憶體裝置110中選擇保持操作。換言之，ALU 132選擇資料保持在記憶體裝置110之記憶體元件111或者在電容器112中。尤其是，當DC-DC轉換器的輸入電壓之波動大時，或者當DC-DC轉換器的輸出電壓未保持在理想值時，選擇保持資料在記憶體元件111中。另外，當輸出電壓保持在理想值時及當DC-DC轉換器的輸入電壓之波動小時，在停止供應供電電壓到記憶體裝置110中的記憶體元件111之前選擇保持資料在電容器112中，及執行重寫資料在電容器112中。藉由一群記憶體單元114與施加供電電壓VDD或參考電壓GND的節點之間的切換元件可執行停止供應供電電壓，如圖4A或圖4B所示。
另外，在本發明的實施例中，具有極低關閉狀態電流之電晶體被使用作為用以保持電荷在電容器中的切換元件，以便可抑制從電容器所漏洩的電荷量。因此，在本發明的實施例中，甚至當停止供應供電電壓時，記憶體裝置110仍能夠藉此防止資料的拭除。因此，在整個訊號處理電路107中或在包括於訊號處理電路107中之諸如控制單元131或ALU 132等邏輯電路中，甚至能夠短時間停止供應供電電壓。如此，可減少訊號處理電路107的電力消耗。另外，在本發明的實施例中，包括在記憶體元件中之電晶體和包括在切換元件中之電晶體被堆疊於記憶體裝置中，藉以可達成訊號處理電路107的高度整合。
此實施例係可藉由與上述實施例的任一者適當組合來實施。 (實施例3)
在此實施例中，圖解記憶體裝置的特定結構之例子。在此實施例中，圖解記憶體元件包括包括具有晶性的矽在通道形成區中之電晶體，及用以控制電容器中之電荷的供應、保持、及排放之包括氧化物半導體在通道形成區之電晶體的例子。
圖6圖示橫剖面圖作為包括在記憶體元件中之p通道電晶體118、n通道電晶體119、電容器112、及電晶體113的結構之例子。
圖6所示之記憶體裝置包括在基板200之上的n通道電晶體119和p通道電晶體118。絕緣膜201係形成在基板200的表面之上。
n通道電晶體119包括半導體膜203n，包括具有晶性的矽；閘極絕緣膜204n，係在半導體膜203n之上；閘極電極205n，係設置在與半導體膜203n重疊之部分，具有閘極絕緣膜204n設置在其間；及導電膜206及導電膜207，其連接到半導體膜203n。半導體膜203n包括充作通道形成區之第一區208和充作源極及汲極之第二區209及210。第一區208係夾置在第二區209及210之間。圖6圖解半導體膜203n包括充作輕摻雜汲極(LDD)區之第三區211及212在第一區208與第二區209之間以及第一區208與第二區210之間時的例子。
p通道電晶體118包括半導體膜203p，包括具有晶性的矽；閘極絕緣膜204p，係在半導體膜203p之上；閘極電極205p，係設置在與半導體膜203p重疊之部分，具有閘極絕緣膜204p設置在其間；及導電膜207及導電膜213，其連接到半導體膜203p。半導體膜203p包括充作通道形成區之第一區214和充作源極及汲極之第二區215及216。第一區214係夾置在第二區215及216之間。圖6圖解半導體膜203p包括充作LDD區之第三區217及218在第一區214與第二區215之間以及第一區214與第二區216之間時的例子。
需注意的是，圖6圖解n通道電晶體119和p通道電晶體118共享導電膜207之事例。
另外，圖6圖解n通道電晶體119和p通道電晶體118各個包括薄的半導體膜之事例；然而，n通道電晶體119和p通道電晶體118可各個具有通道形成區在塊狀半導體基板中。關於薄的半導體膜，例如，可使用藉由使用雷射來結晶非晶矽所獲得之多晶矽，以氫離子等等佈植到單晶矽晶圓及分開單晶矽晶圓的表面部之此種方式所獲得的單晶矽等等。
另外，在圖6所示之記憶體裝置中，絕緣膜219係形成在導電膜206、導電膜207、及導電膜213之上。包括第一氧化物絕緣膜240a、第二氧化物絕緣膜240b、及第三氧化物絕緣膜240c之絕緣膜240係設置在絕緣膜219之上。電晶體113係設置在絕緣膜240之上。
第一氧化物絕緣膜240a和第三氧化物絕緣膜240c係使用藉由加熱來釋出氧的一部分之氧化物絕緣膜所形成。關於藉由加熱來釋出氧的一部分之氧化物絕緣膜，使用含有比例超出化學計量比例的氧之絕緣膜較佳。可將氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鉿、氧化釔等等用於第一氧化物絕緣膜240a和第三氧化物絕緣膜240c。
第二氧化物絕緣膜240b係使用防止氧的擴散之氧化物絕緣膜來形成。例如、第二氧化物絕緣膜240b係使用氧化鋁、氮氧化鋁等等來形成。關於氧化鋁，使用含有比例滿足化學計量比例的氧之氧化鋁或者含有比例超過化學計量比例的氧之氧化鋁(AlOx，x大於或等於3/2)較佳。此外，在氮氧化鋁中，以氮取代比例滿足化學計量比例的氧之氧化鋁中的氧之一部分。
需注意的是，“藉由加熱釋出氧”意指在以氧原子為基礎之熱脫附光譜法(TDS)中所釋出的氧量大於或等於1.0×10¹⁸ atoms/cm³、大於或等於3.0×10²⁰ atoms/cm³較佳。
此處，在TDS分析中轉換成氧原子之所釋出的氧量之測量方法被說明如下。
TDS分析中之氣體的脫附量與光譜的積分值成比例。因此，可從絕緣膜的光譜之積分值對標準樣本的參考值之比率來計算所釋出的氣體量。標準樣本的參考值意指樣本所含有之預定原子的密度對光譜的積分值之比率。
例如，利用標準樣本之含有預定密度的氫之矽晶圓的TDS分析結果和絕緣膜的TDS分析結果，根據公式1可找出從絕緣膜所釋出的氧分子量(N_O2)。被給定作具有質量數32的氣體之CH₃OH不可能存在於絕緣膜中。因此，藉由TDS分析所獲得之具有質量數32的所有光譜被假設成源自於氧分子。另外，包括氧的同位素之具有質量數17或18的氧原子之氧分子被假設不存在，因為自然世界中此種分子的比例極微。
[公式1]N_O2=N_H2/S_H2×S_O2×α
N_H2為藉由將從標準樣本所釋出的氫分子數目轉換成密度所獲得之值。S_H2為當標準樣本經過TDS分析時之光譜的積分值。此處，標準樣本的參考值被設定成N_H2/S_H2。S_O2為當絕緣膜經過TDS分析時之光譜的積分值。α為影響TDS分析時之光譜的強度之係數。公式1的細節參考日本已出版專利申請案H6-275697。需注意的是，使用含有1×10¹⁶ atoms/cm³的氫原子之矽晶圓作為標準樣本，以ESCO股份有限公司所生產之熱脫附光譜設備EMD-WA1000S/W來測量從上述絕緣膜所釋出的氧量。
另外，在TDS分析中，一些氧量被偵測作氧原子。可從氧分子的離子化比來計算氧分子與氧原子之間的比率。需注意的是，因為上述α包括氧分子的離子化比，所以經由估算所釋出的氧分子量亦可估計所釋出的氧原子量。
需注意的是，N_O2為所釋出的氧分子數。以氧原子為基礎之所釋出的氧量為所釋出之氧分子數的兩倍。
在上述結構中，藉由加熱釋出氧之絕緣膜可以是氧過量氧化矽(SiOx(X>2))。在氧過量氧化矽(SiOx(X>2))中，每一單位體積的氧原子數比每一單位體積的矽原子數兩倍還大。每一單位體積的矽原子數和氧原子數係由盧瑟福背散射光譜法所測量。
尤其是，電晶體113包括氧化物半導體膜242；閘極絕緣膜243，係在氧化物半導體膜242之上；閘極電極244，係與氧化物半導體膜242重疊，具有閘極絕緣膜243設置在其間；導電膜245和導電膜246，其連接到氧化物半導體膜242。氧化物半導體膜242包括第一區247，其與閘極電極244重疊且其至少一部分充作通道形成區；以及第二區248及249，充作源極和汲極且第一區247夾置在其間。
作為具有比矽半導體寬的能帶隙及具有比矽低的本徵載子密度之半導體材料的一例子，除了氧化物半導體以外還可給定諸如碳化矽(SiC)或氮化鎵(GaN)等化合物半導體。氧化物半導體具有高度大量生產力之有利點，因為可藉由濺鍍法或濕處理來形成氧化物半導體，而不像碳化矽或氮化鎵一樣。另外，不像碳化矽或氮化鎵，甚至以室溫仍能夠沉積氧化物半導體；如此，能夠使用矽在玻璃基板之上沉積或在積體電路之上沉積。另外，可使用較大基板。因此，在具有寬能帶隙之半導體中，氧化物半導體尤其具有高度大量生產力之有利點。另外，在欲待獲得具有高晶性之氧化物半導體以便提高電晶體的特性(如、場效遷移率)之事例中，可容易藉由以250℃至800℃的熱處理而獲得具有晶性之氧化物半導體。
接著，將參考圖7A至7C說明圖6所示之電晶體113的特定橫剖面結構。
圖7A為絕緣膜240和電晶體113的橫剖面圖，及圖7B為絕緣膜240和電晶體113的俯視圖。圖7A為沿著圖7B的虛點線A1-A2所取之橫剖面圖。圖7C為沿著圖7B的虛點線B1-B2所取之絕緣膜240和電晶體113的橫剖面圖。
在電晶體113中，包括絕緣膜之側壁250係設置在閘極電極244的側部分上，及絕緣膜251係設置在閘極電極244之上。另外，導電膜245的一部分和導電膜246的一部分係與側壁250相接觸。導電膜245和導電膜246不一定與側壁250接觸。然而，當導電膜245和導電膜246被形成與側壁250相接觸時，甚至在導電膜245和導電膜246偏離適當位置之事例中，仍可防止氧化物半導體膜242與導電膜245和導電膜246相接觸之區域的尺寸改變。因此，能夠防止由於導電膜245和導電膜246之位置的偏離所導致之電晶體113的導通狀態電流變化。
需注意的是，不一定設置閘極電極244之上的絕緣膜251。然而，當設置絕緣膜251時，甚至在導電膜245或導電膜246係形成在閘極電極244上之事例中，仍可防止導電膜245與閘極電極244之間以及導電膜246與閘極電極244之間的導電。
在絕緣膜240中，第一氧化物絕緣膜240a和第二氧化物絕緣膜240b以此順序堆疊在位於最下層的第三氧化物絕緣膜240c之上。開口部241係形成在第一氧化物絕緣膜240a和第二氧化物絕緣膜240b中，及電晶體113的氧化物半導體膜242係設置在開口部241中。第一氧化物絕緣膜240a係設置在氧化物半導體膜242的周圍，以便與氧化物半導體膜242的端部相接觸。第二氧化物絕緣膜240b係設置在氧化物半導體膜242的周圍，具有第一氧化物絕緣膜240a設置在其間。第三氧化物絕緣膜240c係設置在氧化物半導體膜242下方。
在上述結構中，可防止藉由加熱從第一氧化物絕緣膜240a所釋出的氧通過第二氧化物絕緣膜240b；如此，將氧有效供應到第一區247中之氧化物半導體膜242的端部252。此外，從第三氧化物絕緣膜240c所釋出的氧係供應到氧化物半導體膜242的下部。需注意的是，因為將氧化物半導體膜242蝕刻成想要的形狀之蝕刻處理、將氧化物半導體膜242的端部暴露至降壓大氣等等，所以在將氧化物半導體用於通道形成區之電晶體113的氧化物半導體膜242之端部中容易產生由於釋出氧所導致的氧不足。因為氧不足變成載子移動之路徑，所以當氧不足形成在氧化物半導體膜242的端部及因此增加電晶體113的關閉狀態電流時，形成寄生通道。然而，在本發明的實施例中，利用上述結構，防止氧不足形成在第一區247中之氧化物半導體膜242的端部252，及如此可降低關閉狀態電流。
另外，如圖6所示，電容器112包括導電膜253，係在絕緣膜240之上；絕緣膜254，係在導電膜253之上；及導電膜255其係設置在與導電膜253重疊之位置中，具有絕緣膜254設置在其間。絕緣膜254亦設置在電晶體113之上。導電膜253和導電膜245可彼此電連接，或者導電膜253和導電膜245可以是一導電膜。
需注意的是，圖6圖解電容器112與電晶體113形成在絕緣膜240之上的事例；然而，電容器112與n通道電晶體119和p通道電晶體118可形成在絕緣膜240下方。
圖6圖解絕緣膜219係設置在絕緣膜240與n通道電晶體119之間以及絕緣膜240與p通道電晶體118之間的事例。然而，不一定設置絕緣膜219。在未設置絕緣膜219之事例中，絕緣膜240被設置與導電膜206、導電膜207、及導電膜213相接觸。
另外，在圖6中，電晶體113包括至少閘極電極244在氧化物半導體膜242的一側上，但是可包括一對閘極電極，具有氧化物半導體膜242設置在其間。
說明電晶體113的結構不同於圖6所示之記憶體裝置的結構之根據本發明的實施例之記憶體裝置的組態。圖8A至8C圖解電晶體113的結構之例子。在圖8A至8C中，電晶體113係設置在包括第一絕緣膜220a和第二絕緣膜220b之絕緣膜220之上。圖8A為絕緣膜220和電晶體113的橫剖面圖，及圖8B為絕緣膜220和電晶體113的俯視圖。沿著圖8B的虛線A1-A2所取之橫剖面圖對應於圖8A。圖8C為沿著圖8B的虛點線B1-B2所取之絕緣膜220和電晶體113的橫剖面圖。
第一氧化物絕緣膜220a係各個使用藉由加熱釋出氧的一部分之氧化物絕緣膜所形成。關於藉由加熱釋出氧的一部分之氧化物絕緣膜，使用含有比例超過化學計量比例之氧的絕緣膜較佳。氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鉿、氧化釔等等可被用於第一氧化物絕緣膜220a。
第二氧化物絕緣膜220b係使用防止氧擴散之氧化物絕緣膜所形成。例如，第二氧化物絕緣膜220b係使用氧化鋁、氮氧化鋁等等所形成。關於氧化鋁，使用含比例滿足化學計量比例的氧之氧化鋁或者含比例超過化學計量比例的氧之氧化鋁(AlOx，x大於或等於3/2)較佳。此外，在氮氧化鋁中，以氮取代含比例滿足化學計量比例的氧之氧化鋁中的氧之部分。
電晶體113包括氧化物半導體膜222，係設置在絕緣膜220之上；閘極絕緣膜223，係在氧化物半導體膜222之上；閘極電極224，其係設置在與氧化物半導體膜222重疊之部分，具有閘極絕緣膜223設置在其間；以及導電膜225和導電膜226，其連接到氧化物半導體膜222。氧化物半導體膜222包括第一區227，其與閘極電極224重疊且其至少一部分充作通道形成區；以及第二區228及229，其充作源極和汲極且第一區227夾置在其間。
在電晶體113中，包括絕緣膜之側壁230係設置在閘極電極224的側部上，及絕緣膜231係設置在閘極電極224之上。另外，導電膜225的一部分和導電膜226的一部分與側壁230相接觸。導電膜225和導電膜226不一定與側壁230相接觸。然而，當導電膜225和導電膜226被形成與側壁230相接觸時，甚至在導電膜225和導電膜226偏離適當位置之事例中，仍可防止氧化物半導體膜222與導電膜225和導電膜226相接觸之區域的尺寸改變。因此，可防止由於導電膜225和導電膜226的位置偏離所導致之電晶體113的導通電流變化。
需注意的是，不一定設置閘極電極224之上的絕緣膜231。然而，當設置絕緣膜231時，甚至在導電膜225或導電膜226被形成在閘極電極224上之事例中，仍可防止導電膜225和閘極電極224之間以及導電膜226和閘極電極224之間的電傳導。
另外，在絕緣膜220中，第二氧化物絕緣膜220b係設置在第一氧化物絕緣膜220a的周圍。氧化物半導體膜222的第一區227係與第一氧化物絕緣膜220a相接觸，以及氧化物半導體膜222的第二區228及229係與第一氧化物絕緣膜220a和第二氧化物絕緣膜220b相接觸。
在上述結構中，可防止藉由加熱從第一氧化物絕緣膜220a所釋出的氧通過第二氧化物絕緣膜220b；如此，氧被有效供應到第一區227中之氧化物半導體膜222的端部232。需注意的是，因為將氧化物半導體膜222蝕刻成想要的形狀之蝕刻處理、將氧化物半導體膜222的端部暴露至降壓大氣等等，所以在將氧化物半導體用於通道形成區中之電晶體113的氧化物半導體膜222之端部中容易產生由於氧的釋出所導致之氧不足。因為氧不足變成載子移動的路徑，所以當氧不足形成在氧化物半導體膜222的端部及如此增加電晶體113的關閉狀態電流時形成寄生通道。然而，在本發明的實施例中，利用上述結構，防止氧不足形成在第一區227中之氧化物半導體膜222的端部232，如此能夠降低關閉狀態電流。
另外，在圖8A至8C中，電晶體113包括閘極電極224在氧化物半導體膜222的至少一側上。另一選擇是，一對閘極電極可被設置有設置在其間的氧化物半導體膜222。
需注意的是，藉由降低充作電子施體(施體)之諸如濕氣或氫等雜質以及藉由降低氧缺陷所獲得之淨化的氧化物半導體(淨化的OS)為本徵(i型)半導體或實質上i型半導體。因此，包括氧化物半導體之電晶體具有非常小的關閉狀態電流之特性。而且，氧化物半導體的能帶隙為2 eV或更大、2.5 eV或更大較佳、3 eV或更大更好。藉由使用以充分減少諸如濕氣和氫等雜質的濃度以及降低氧空位而高度淨化之氧化物半導體膜，可減少電晶體的關閉狀態電流。
尤其是，各種實驗可證明包括高度淨化的氧化物半導體膜作為通道形成區之電晶體的低關閉狀態電流。例如，甚至當元件具有通道寬度1×10⁶ μm及通道長度10 μm時，在從1 V至10 V的源極電極與汲極電極之間的電壓(汲極電壓)中，關閉狀態電流仍可低於或等於半導體參數分析器的測量限度，即、低於或等於1×10^-13 A。在此事例中，能夠看出對應於藉由關閉狀態電流除以電晶體的通道寬度所獲得之值的關閉狀態電流為100 zA/μm或更低。此外，電容器和電晶體彼此連接，及以流至或自電容器之電荷受電晶體控制的電路測量關閉狀態電流。在測量中，淨化的氧化物半導體膜已被用於電晶體的通道形成區，及已從每單位時間的電容器之電荷量變化測量電晶體的關閉狀態電流。結果，發現在電晶體之源極電極與汲極電極之間的電壓為3 V之事例中，可獲得每一微米(yA/μm)幾十么安培之較低關閉狀態電流。因此，淨化的氧化物半導體膜被使用作為通道形成區之電晶體的關閉狀態電流大幅低於使用具有晶性的矽之電晶體的關閉狀態電流。
需注意的是，作為氧化物半導體，使用含In或Zn之氧化物較佳、含In及Ga之氧化物或含In及Zn之氧化物更好。為了獲得i型(本徵)氧化物半導體膜，稍後說明之脫水或除氫作用是有效的。作為用以降低包括氧化物半導體之電晶體的電特性變化之穩定劑，額外含有鎵(Ga)較佳。作為穩定劑含有錫(Sn)較佳。作為穩定劑含有鉿(Hf)較佳。作為穩定劑含有鋁(Al)較佳。
作為另一穩定劑，可含有一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、及鎦(Lu)等。
作為氧化物半導體，例如，可使用氧化銦；氧化錫；氧化鋅；兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg為基氧化物、或In-Ga為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、In-Sn-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、或In-Lu-Zn為基氧化物等；以及四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物、In-Hf-Ga-Zn為基氧化物、In-Al-Ga-Zn為基氧化物、In-Sn-Al-Zn為基氧化物、In-Sn-Hf-Zn為基氧化物、或In-Hf-Al-Zn為基氧化物等。上述氧化物半導體可包括矽。
在此說明書中，In-Ga-Zn為基氧化物意指例如包括In、Ga、及Zn之氧化物，及並未特別限制In：Ga：Zn的比率。另外，In-Ga-Zn為基氧化物可含有除了In、Ga、及Zn以外的金屬元素。需注意的是，當沒有電場及如此可充分降低關閉狀態電流時，In-Ga-Zn為基氧化物具有足夠高的電阻。此外，亦具有高場效遷移率，In-Ga-Zn為基氧化物適於用於固態影像感測裝置或半導體顯示裝置之半導體材料。
另一選擇是，可使用以InMO₃(ZnO)_m(m>0)所表示之材料作為氧化物半導體。需注意的是，M表示選自Ga、Al(鋁)、Mn(錳)、及Co(鈷)之一或更多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co等等。另一選擇是，作為氧化物半導體，可使用以化學式In₃SnO₅(ZnO)_n(n>0，n為整數)所表示之材料。需注意的是，上述組成係衍生自氧化物半導體材料可具有之晶體結構及僅是例子。
例如，可使用具有原子比In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之In-Ga-Zn為基氧化物，或者其組成在上述組成附近之氧化物的任一者。另一選擇是，可使用具有原子比In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之In-Sn-Zn為基氧化物，或者其組成在上述組成附近之氧化物的任一者。
然而，在未侷限於上述給定的材料之下，依據所需的半導體特性(如、遷移率、臨界電壓、及變化)，可使用具有適當組成之材料。為了獲得所需的半導體特性，載子密度、雜質濃度、缺陷密度、金屬元素與氧之間的原子比、原子間距離、密度等等被設定成適當值較佳。
需注意的是，例如，“原子比In：Ga：Zn=a：b：c(a+b+c=1)之包括In、Ga、及Zn的氧化物之組成在原子比In：Ga：Zn=A：B：C(A+B+C=1)之包括In、Ga、及Zn的氧化物之組成附近”的表示意指a、b、及c滿足下面關係：(a-A)²+(b-B)²+(c-C)² r²，及例如r可以是0.05。同樣可應用到其他氧化物。
另外，氧化物半導體可以是非晶或結晶。在後一事例中，氧化物半導體層可以是單晶或多晶，可具有氧化物半導體層的一部分為結晶之結構，可具有包括結晶部之非晶結構，或可具有非非晶結構。作為此種局部結晶結構的例子，可使用包括具有c軸對準之晶體(亦稱作c軸對準晶體(CAAC))的氧化物，其從a-b平面、表面、或介面的方向觀看時具有三角或六角原子排列。在晶體中，當從垂直於c軸的方向觀看時，以層式方式排列金屬原子，或者沿著c軸以層式方式排列金屬原子和氧原子，及在a-b平面中改變a軸或b軸的方向(晶體繞著c軸轉動)。
在非晶狀態之氧化物半導體中，可比較容易獲得平坦表面，以便當藉由使用氧化物半導體製造電晶體時，可降低介面散射，及可比較容易獲得相對高的遷移率。
在具有晶性之氧化物半導體中，與非晶狀態之氧化物半導體比較，可進一步降低塊狀中的缺陷，及當提高表面平坦時，可獲得高於非晶狀態之氧化物半導體的遷移率之遷移率。為了提高表面平坦，可將氧化物半導體形成在平坦表面上較佳。尤其是，可將氧化物半導體形成在具有平均表面粗度(Ra)低於或等於1 nm、低於或等於0.3 nm較佳、低於或等於0.1 nm更好的表面之上。
需注意的是，Ra係藉由由JIS B 0601所定義之中心線平均粗度擴張成三維所獲得，以便應用到平面。而且，Ra可被表示作“從參考表面到特定表面之偏移的絕對值之平均值”及由公式2定義。
在公式2中，S₀表示欲待測量之平面的面積(由座標(x₁,y₁)、(x₁,y₂)、(x₂,y₁)、及(x₂,y₂)所表示的四點定義之矩形區)，及Z₀表示欲待測量之平面的平均高度。可以原子力顯微鏡(AFM)來測量Ra。
例如，可藉由使用包括銦(In)、鎵(Ga)、及鋅(Zn)之靶材的濺鍍法來形成氧化物半導體膜。在藉由濺鍍法形成In-Ga-Zn為基氧化物半導體膜之事例中，使用具有原子比In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3、或3：1：4之In-Ga-Zn為基氧化物的靶材較佳。當使用具有上述原子比之In-Ga-Zn為基氧化物的靶材形成氧化物半導體膜時，可能形成多晶或c軸對準晶體(CAAC)。包括In、Ga、及Zn之靶材的填充因子為90%或更高及100%或更低、和95%或更高及低於100%較佳。藉由使用有著高填充率之靶材，形成濃密的氧化物半導體膜。
在使用In-Zn為基氧化物材料作為氧化物半導體之事例中，In-Zn為基氧化物的靶材具有組成比In：Zn=50：1至1：2(原子比)(莫耳比為In₂O₃：ZnO=25：1至1：4)、In：Zn=20：1至1：1(原子比)(莫耳比為In₂O₃：ZnO=10：1至1：2)較佳、In：Zn=1.5：1至15：1(原子比)(莫耳比為In₂O₃：ZnO=3：4至15：2)更好。例如，在形成具有原子比In：Zn：O=X：Y：Z之用於包括In-Zn為基氧化物的氧化物半導體膜之靶材中，滿足關係Z>1.5X+Y。藉由將Zn的比率保持在上述範圍內可提高遷移率。
尤其是，氧化物半導體膜可被形成如下：將基板保持在降壓的室中，移除室中的剩餘濕氣，引進移除氫和濕氣之濺鍍氣體，及使用上述靶材。在膜形成時，基板溫度可以是100℃至600℃(含)、200℃至400℃(含)較佳。藉由在加熱基板的狀態中形成氧化物半導體膜，可降低包括在所形成的氧化物半導體膜中之雜質濃度。此外，可降低由於濺鍍所導致的破壞。為了移除處理室中的剩餘濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪式泵。在以低溫泵抽空之沉積室中，例如，移除氫原子、諸如水(H₂O)等含氫原子之化合物(並且含碳原子之化合物更好)等等，藉以能夠降低處理室中所形成之氧化物半導體膜的雜質濃度。
需注意的是，在某些事例中，藉由濺鍍等等所形成之氧化物半導體膜含有大量濕氣或氫(包括氫氧根)作為雜質。濕氣和氫容易形成施體位準，及如此充作氧化物半導體中的雜質。如此在本發明的一模式中，為了降低氧化物半導體膜中之諸如濕氣或氫等雜質(為了執行脫水或除氫作用)，在降壓大氣、氮、稀有氣體等等的鈍氣大氣、氧氣大氣、或超乾燥空氣(在光腔衰盪雷射光譜技術(CRDS)法中藉由露點計執行測量之事例中，濕氣量為20 ppm(-55℃轉換成露點)或更低、1 ppm或更低較佳、10 ppb或更低更好)中，氧化物半導體膜經過熱處理。
藉由在氧化物半導體膜上執行熱處理，可排除氧化物半導體膜中的濕氣或氫。尤其是，以溫度高於或等於250℃及低於或等於750℃、高於或等於400℃及低於或等於基板的應變點較佳執行熱處理。例如，可在500℃中執行熱處理達約三分鐘至六分鐘(含)。當RTA法被用於熱處理時，可短時間執行脫水或除氫作用；因此，甚至在溫度高於玻璃基板的應變點中仍可執行處理。
需注意的是，在某些事例中，熱處理使氧從氧化物半導體膜釋出，及氧不足形成在氧化物半導體膜中。在本發明的實施例中，為了防止氧不足，將包括氧的絕緣膜用於與氧化物半導體膜相接觸之絕緣膜，諸如閘極絕緣膜等。然後，在形成包括氧的絕緣膜之後執行熱處理，以便氧從絕緣膜供應到氧化物半導體膜。利用上述結構，在氧化物半導體膜中可降低充作施體之氧缺陷，及可滿足化學計量組成。氧化物半導體膜中之氧的比例高於化學計量組成的比例較佳。結果，可使氧化物半導體膜成為實質上i型，及可降低由於氧空位所導致之電晶體的電特性變化，結果改良電特性。
以溫度高於或等於200℃及低於或等於400℃，例如高於或等於250℃及低於或等於350℃，在氮大氣、超乾燥空氣、或稀有氣體(如、氬或氦)大氣中執行用以供應氧到半導體膜之熱處理較佳。較佳的是，氣體中的水含量為20 ppm或更低、1 ppm或更低較佳、10 ppb或更低更好。
此外，將說明包括具有c軸對準的晶體(亦稱作c軸對準晶體(CAAC))之氧化物，當從a-b平面、表面、或介面的方向觀看時其具有三角或六角原子排列。在晶體中，當從垂直於c軸的方向觀看時以層式方式排列金屬原子，或者以層式方式排列金屬原子和氧原子，及在a-b平面中改變a軸或b軸的方向(晶體繞著c軸轉動)。
以廣義而言，CAAC意指包括當從垂直於a-b平面的方向觀看時具有三角、六角、正三角、或正六角原子排列之相位的非單晶，及其中當從垂直於c軸方向的方向觀看時以層式方式排列金屬原子或者以層式方式排列金屬原子和氧原子。
CAAC非單晶，但是此不意味CAAC只由非晶成分組成。雖然CAAC包括結晶化部(結晶部)，但是在某些事例中一結晶部與另一結晶部之間的邊界不清楚。
在CAAC包括氧之事例中，可以氮取代包括在CAAC中之氧的一部分。包括在CAAC中之個別結晶部的c軸可對準在一方向上(如、垂直於形成CAAC之基板的表面或者CAAC的表面之方向)。另一選擇是，包括在CAAC中之個別結晶部的a-b平面之法線可對準在一方向上(如、垂直於設置有CAAC的基板之表面或CAAC的頂表面之方向)。
CAAC依據其組成等等而變成導體、半導體、或絕緣體。CAAC依據其組成等等而傳送或不傳送可見光。
此種CAAC的例子為晶體，其被形成膜形及當從垂直於膜的表面或形成CAAC之基板的表面之方向觀看時具有三角或六角原子排列，及其中當觀看膜的橫剖面時以層式方式排列金屬原子或者以層式方式排列金屬原子和氧原子(或氮原子)。
將參考圖9A至9E、圖10A至10C、及圖11A至11C詳細說明CAAC的晶體結構之例子。在圖9A至9E、圖10A至10C、及圖11A至11C中，除非特別指明，否則垂直方向對應於c軸方向，及垂直於c軸方向之平面對應於a-b平面。當簡單使用措辭“上半部”及“下半部”時，它們意指a-b平面上方的上半部及a-b平面下方的下半部(相對於a-b平面的上半部和下半部)。而且，在圖9A至9E中，以單圈圍住的O表示四座標O，而雙圈表示三座標O。
圖9A圖解包括一個六座標In原子和鄰近In原子之六個四座標氧原子(下面稱作四座標O)的結構。此處，包括一金屬原子和鄰近它之氧原子的結構被稱作小群組。圖9A中之結構實際上為八面結構，但是為了簡化被圖解作平面結構。需注意的是，三個四座標O原子存在於圖9A中之上半部和下半部的每一個中。在圖9A所示之小群組中電荷為0。
圖9B圖解包括一個五座標Ga原子、鄰近Ga原子之三個三座標氧原子(下面稱作三座標O)、及鄰近Ga原子之兩個四座標O的結構。所有三座標O原子存在於a-b平面上。一個四座標O原子存在於圖9B中之上半部和下半部的每一個中。In原子亦可具有圖9B所示之結構，因為In原子可具有五個配位基。在圖9B所示之小群組中電荷為0。
圖9C圖解包括一個四座標Zn原子和鄰近Zn原子之四個四座標O原子的結構。在圖9C中，一個四座標O原子存在於上半部而三個四座標O原子存在於下半部。另一選擇是，在圖9C中，三個四座標O原子可存在於上半部而一個四座標原子O可存在於下半部。在圖9C所示之小群組中電荷為0。
圖9D圖解包括一個六座標Sn原子和鄰近Sn原子之六個四座標O原子的結構。在圖9D中，三個四座標O原子存在於上半部和下半部的每一個中。在圖9D所示之小群組中電荷為+1。
圖9E圖解包括兩個Zn原子之小群組。在圖9E中，一個四座標O原子存在於上半部和下半部的每一個中。圖9E所示之小群組中電荷為-1。
此處，複數個小群組形成中間群組，及複數個中間群組形成大群組(亦稱作單位單元)。
現在，將說明小群組之間的結合規則。在圖9A中，相對於六座標In原子之上半部的三個O原子各個具有三個鄰近的In原子在朝下方向上，及下半部的三個O原子各個具有三個鄰近的In原子在朝上方向上。在圖9B中，相對於五座標Ga原子之上半部的一個O原子具有一個鄰近的Ga原子在朝下方向上，及下半部的一個O原子具有一個鄰近的Ga原子在朝上方向上。在圖9C中，相對於四座標Zn原子之上半部的一個O原子具有一個鄰近的Zn原子在朝下方向上，及下半部的三個O原子各個具有三個鄰近的Zn原子在朝上方向上。以此方式，金屬原子上方的四座標O原子之數目等於鄰近且在四座標O原子的每一個下方之金屬原子的數目。同樣地，金屬原子下方的四座標O原子之數目等於鄰近且在四座標O原子的每一個上方之金屬原子的數目。因為四座標O原子的座標數為4，所以鄰近且在O原子下方之金屬原子的數目和鄰近且在O原子上方之金屬原子的數目之總和為4。因此，當金屬原子上方之四座標O原子的之數目和另一金屬原子下方之四座標O原子的數目之總和為4時，可結合包括金屬原子之兩種小群組。例如，在經由下半部的三個四座標O原子來結合六座標金屬(In或Sn)原子之事例中，其被結合到五座標金屬(Ga或In)原子或四座標金屬(Zn)原子。
經由c軸方向上之四座標O原子，將座標數為4、5、或6之金屬原子結合到另一金屬原子。除了上述之外，可藉由組合複數個小群組以不同方式形成中間群組，以便層式結構的總電荷為0。
圖10A圖解包括在In-Sn-Zn為基氧化物之層式結構中的中間群組之模型。圖10B圖解包括三個中間群組之大群組。需注意的是，圖10C圖解在從c軸方向觀看圖10B之層式結構的事例中之原子排列。
在圖10A中，為了簡化省略三座標O原子，及以圓圈圖解四座標O原子；圓圈中的數目表示四座標O原子的數目。例如，存在於相對於Sn原子之上半部和下半部的每一個中之三個四座標O原子被表示作圈起來的3。同樣地，在圖10A中，存在於相對於In原子之上半部和下半部的每一個中之一個四座標O原子被表示作圈起來的1。圖10A亦圖解鄰近於下半部的一個四座標O原子和上半部的三個四座標O原子之Zn原子，及鄰近於上半部的一個四座標O原子和下半部的三個四座標O原子之Zn原子。
在包括於圖10A之In-Sn-Zn為基氧化物的層式結構之中間群組中，以起始於頂部的順序，鄰近於上半部和下半部的每一個中之三個四座標O原子的Sn原子被結合到鄰近於上半部和下半部的每一個中之一個四座標O原子的In原子，In原子結合到鄰近於上半部的三個四座標O原子之Zn原子，經由相對於Zn原子之下半部的一個四座標O原子將Zn原子結合到鄰近於上半部和下半部的每一個中之三個四座標O原子的In原子，In原子被結合到包括兩個Zn原子且鄰近於上半部的一個四座標O原子之小群組，及經由相對於小群組之下半部中的一個四座標O原子，將小群組結合到鄰近於上半部和下半部的每一個中之三個四座標O原子的Sn原子。複數個此種中間群組被結合，以便形成大群組。
此處，用於一個三座標O原子的一結合之電荷和用於一個四座標O原子的一結合之電荷可分別被假設為-0.667及-0.5。例如，(五座標或六座標)In原子的電荷、(四座標)Zn原子的電荷、及(五座標或六座標)Sn原子的電荷分別為+3、+2、及+4。因此，包括Sn原子之小群組中的電荷為+1。因此，需要抵銷+1之-1的電荷以形成包括Sn原子之層式結構。作為具有電荷-1之結構，可給定圖9E所示之包括兩個Zn原子的小群組。例如，利用包括兩個Zn原子之一個小群組，可抵銷包括Sn原子之一個小群組的電荷，以便層式結構的總電荷可以是0。
當重複圖10B所示的大群組時，可獲得In-Sn-Zn為基氧化物晶體(In₂SnZn₃O₈)。需注意的是，所獲得的In-Sn-Zn-O-為基晶體之層式結構可被表示作組成式In₂SnZn₂O₇(ZnO)_m(m為0或自然數)。
上述規則亦可應用到下面的氧化物：四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、或In-Lu-Zn為基氧化物等；兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg為基氧化物、或In-Ga為基氧化物等；諸如此類。
作為例子，圖11A圖解包括在In-Ga-Zn為基氧化物的層式結構中之中間群組的模型。
在包括於圖11A之In-Ga-Zn為基氧化物的層式結構之中間群組中，以從頂部開始之順序，鄰近於上半部和下半部的每一個中之三個四座標O原子的In原子被結合到鄰近於上半部之一個四座標O原子的Zn原子，經由相對於Zn原子之下半部的三個四座標O原子，將Zn原子結合到鄰近於上半部和下半部的每一個中之一個四座標O原子之Ga原子，及經由相對於Ga原子之下半部的一個四座標O原子，將Ga原子結合到鄰近於上半部和下半部的每一個中之三個四座標O原子的In原子。複數個此種中間群組被結合，以便形成大群組。
圖11B圖解包括三個中間群組之大群組。需注意的是，圖11C圖解當從c軸方向觀察時之圖11B的層式結構之事例中的原子排列。
此處，因為(六座標或五座標)In原子的電荷、(四座標)Zn原子的電荷、及(五座標)Ga原子的電荷分別為+3、+2、+3，所以包括In原子、Zn原子、及Ga原子的任一者之小群組的電荷為0。結果，具有此種小群組的組合之中間群組的總電荷總是0。
為了形成In-Ga-Zn為基氧化物的層式結構，不僅可使用圖11A所示之中間群組而且可使用不同於11A之In原子、Ga原子、及Zn原子的排列之In原子、Ga原子、及Zn原子的排列之中間群組來形成大群組。
此實施例可與上述實施例組合實施。 (實施例4)
根據本發明的實施例之DC-DC轉換器可以是升壓DC-DC轉換器，其輸出高於輸入電壓之輸出電壓；或者降壓DC-DC轉換器，其輸出低於輸入電壓之輸出電壓。
圖12A圖解根據本發明的實施例之降壓DC-DC轉換器的結構。在圖12A所示之DC-DC轉換器中，恆壓產生部103包括二極體430、線圈431、及電容器432。另外，圖12A之DC-DC轉換器包括被供應有輸入電壓之輸入端子IN1，及被供應有參考電壓之輸入端子IN2，輸出端子OUT1，及輸出端子OUT2。
切換元件102控制輸入端子IN1與二極體430的陰極之間的連接。尤其是，切換元件102之源極和汲極的其中之一連接到輸入端子IN1，而切換元件102之源極和汲極的其中另一個連接到二極體430的陰極。線圈431之端子的其中之一連接到二極體430的陰極，而線圈431之端子的其中另一個連接到DC-DC轉換器的輸出端子OUT1。輸入端子IN2連接到二極體430的陽極和輸出端子OUT2。電容器432之電極的其中之一連接到輸出端子OUT1，而電容器432之電極的其中另一個連接到輸出端子OUT2。
在圖12A之DC-DC轉換器中，當導通切換元件102時，產生輸入端子IN1與輸出端子OUT1之間的電壓；如此，電流流經線圈431。線圈431被電流流動磁化，及藉由自感應產生與電流流動之方向相反的方向上之電動勢。因此，藉由減少供應到輸入端子IN1的輸入電壓所獲得之電壓被供應到輸出端子OUT1。換言之，在電容器432的一對電極之間，提供對應於供應自輸入端子IN2之參考電壓與藉由減少輸入電壓所獲得的電壓之間的差之電壓。
當關閉切換元件102時，形成在輸入端子IN1與輸出端子OUT1之間的電流路徑被阻隔。在線圈431中，產生防止電流變化之方向上(即、在與當切換元件102導通時所產生之電動勢的方向相反之方向上)的電動勢。因此，藉由電動勢所產生之電壓保持流動到線圈431的電流。換言之，當切換元件102關閉時，經由線圈431及/或二極體430，電流路徑形成在輸出端子OUT1與輸入端子IN2或輸出端子OUT2之間。因此，施加在電容器432的一對電極之間的電壓被保持在某種程度。
需注意的是，保持在電容器432中之電壓對應於輸出自輸出端子OUT1的電壓。在上述操作中，隨著切換元件102的導通時間之百分比越高，保持在電容器432中之電壓變得接近參考電壓與輸入電壓之間的差。因此，可減少電壓，以便獲得接近輸入電壓之輸出電壓。相反地，隨著切換元件102的關閉時間之百分比越高，參考電壓與保持在電容器432中的電壓之間的差變得較小。因此，可減少電壓，以便獲得接近參考電壓之輸出電壓。
接著，圖12B圖解根據本發明的實施例之升壓DC-DC轉換器的結構。
在圖12B所示之DC-DC轉換器中，恆壓產生部103包括二極體430、線圈431、及電容器432。另外，圖12B之DC-DC轉換器包括被供應有輸入電壓之輸入端子IN1，被供應有參考電壓之輸入端子IN2，輸出端子OUT1，及輸出端子OUT2。
線圈431之端子的其中之一連接到輸入端子IN1，而線圈431之端子的其中另一個連接到二極體430的陽極。切換元件102控制輸入端子IN2或輸出端子OUT2與線圈431與二極體430之間的節點之間的連接。尤其是，切換元件102之源極和汲極的其中之一連接到線圈431與二極體430之間的節點，而切換元件102之源極和汲極的其中另一個連接到輸入端子IN2和輸出端子OUT2。二極體430的陰極連接到輸出端子OUT1。電容器432之一對電極的其中之一連接到輸出端子OUT1，而電容器432之一對電極的其中另一個連接到輸出端子OUT2。
在圖12B所示之DC-DC轉換器中，當導通切換元件102時，因為輸入端子IN1與輸入端子IN2之間的電壓，所以電流流動到線圈431。因為電流流動至此所以磁化線圈431。需注意的是，在線圈431中，藉由自感應產生與電流流動之方向相反的方向上之電動勢，以便逐漸增加電流。
接著，當關閉切換元件102時，形成在輸入端子IN1與輸入端子IN2之間的電流路徑被阻隔。在線圈431中，產生防止電流變化之方向上(即、在與當切換元件102導通時所產生之電動勢的方向相反之方向上)的電動勢。因此，在線圈431的一對端子之間產生對應於當切換元件102導通時流動到線圈431的電流之電壓。然後，藉由產生在端子之間的電壓保持流經線圈431之電流。換言之，當切換元件102關閉時，經由線圈431和二極體430，電流路徑形成在輸入端子IN1與輸出端子OUT1之間。此時，施加到輸入端子IN1之輸入電壓與產生在線圈431的端子之間的電壓之總和的電壓被供應到輸出端子OUT1，及電壓輸出自DC-DC轉換器。對應於輸出端子OUT1的電壓與參考電壓之間的差之電壓被保持在電容器432的電極之間。
在上述操作中，當切換元件102的導通時間之百分比高時，流經線圈431的電流大。因此，當關閉切換元件102時，線圈431的端子之間的電壓高，如此使電壓升壓，以便增加輸出電壓與輸入電壓之間的差。相反地，隨著切換元件102的關閉時間之百分比越高，流動至線圈431之電流小。因此，當關閉切換元件102時線圈431的端子之間的電壓低，如此使電壓升壓，以便減少輸出電壓與輸入電壓之間的差。
圖13A圖解返馳DC-DC轉換器的結構。在圖13A之DC-DC轉換器中，恆壓產生部103包括二極體430、電容器432、及變壓器433。另外，圖13A之DC-DC轉換器包括被供應有輸入電壓之輸入端子IN1，被供應有參考電壓之輸入端子IN2，輸出端子OUT1，及輸出端子OUT2。
變壓器433包括第一線圈和第二線圈，其中為線圈之中心的每一個設置共同核心。切換元件102控制輸入端子IN2與變壓器433的第一線圈之端子的其中之一之間的連接。尤其是，切換元件102之源極和汲極的其中之一連接到輸入端子IN2，及切換元件102之源極和汲極的其中另一個連接到變壓器433的第一線圈之端子的其中另一個。變壓器433的第一線圈之端子的其中另一個連接到輸入端子IN1。
變壓器433的第二線圈之端子的其中之一連接到二極體430的陽極，第二線圈之端子的其中另一個連接到輸出端子OUT2。二極體430的陰極連接到輸出端子OUT1。電容器432之電極的其中之一連接到輸出端子OUT1，而電容器432之電極的其中另一個連接到輸出端子OUT2。
圖13B圖解根據本發明的實施例之前向DC-DC轉換器的結構。在圖13B之DC-DC轉換器中，恆壓產生部103包括二極體430、二極體434、線圈431、電容器432、及變壓器435。另外，圖13B之DC-DC轉換器包括被供應有輸入電壓之輸入端子IN1，被供應有參考電壓之輸入端子IN2，輸出端子OUT1，及輸出端子OUT2。
像圖13A之變壓器433一樣，變壓器435包括第一線圈和第二線圈，其中為線圈之中心的每一個設置共同核心。需注意的是，在變壓器433中，第一線圈的起端和第二線圈的起端在彼此相對側上；另一方面，在變壓器435中，第一線圈的起端和第二線圈的起端在同一側上。
切換元件102控制輸入端子IN2與變壓器435的第一線圈之端子的其中之一之間的連接。尤其是，切換元件102之源極和汲極的其中之一連接到輸入端子IN2，而切換元件102之源極和汲極的其中另一個連接到變壓器435的第一線圈之端子的其中之一。變壓器435的第一線圈之端子的其中另一個連接到輸入端子IN1。
另外，變壓器435的第二線圈之端子的其中之一連接到二極體430的陽極，而第二線圈之端子的其中另一個連接到輸出端子OUT2。二極體430的陰極連接到二極體434的陰極和線圈431之端子的其中之一。二極體434的陽極連接到輸出端子OUT2。線圈431之端子的其中另一個連接到輸出端子OUT1。電容器432之電極的其中之一連接到輸出端子OUT1，而電容器432之電極的其中另一個連接到輸出端子OUT2。
此實施例可與實施例的任一者適當組合實施。 (實施例5)
在此實施例中，將說明根據本發明的實施例之半導體裝置的其中之一的發光裝置之例子。
圖14A圖解發光裝置的結構之例子。圖14A之發光裝置包括AC電源301、開關302、整流電路303、DC-DC轉換器100、及發光元件304。整流電路303和DC-DC轉換器100形成供電電路。
尤其是，在圖14A之發光裝置中，來自AC電源301之AC電壓係經由開關302供應到整流電路303及被整流。藉由整流所獲得之DC電壓係輸入到DC-DC轉換器100，及在調整位準之後輸出。上述實施例的說明可參考DC-DC轉換器100的特定組態和操作。
輸出自DC-DC轉換器100的電壓係供應到發光元件304，以便發光元件304發出光。作為發光元件304，可使用各種光源，諸如發光二極體(LED)和有機發光元件(OLED)等。
雖然在圖14A中圖解使用AC電源301作為電源之發光裝置，但是本發明並不侷限於此。作為電源，可使用DC電源取代AC電源。需注意的是，在使用DC電源之事例中，不一定設置整流電路303。
此外，雖然在圖14A中圖解使用AC電源301作為電源之發光裝置的結構，但是根據本發明的實施例之發光裝置不一定包括電源作為其組件。
圖14B圖解半導體裝置的其中之一的太陽能電池之結構的一模式。
圖14B之太陽能電池包括光電二極體350、開關351、電容器352、DC-DC轉換器100、脈衝寬度調變電路353、反相器354、及帶通濾波器355。
尤其是，在圖14B之太陽能電池中，當光傳送到光電二極體350時產生電壓。藉由電容器352所滑順之電壓係經由開關351輸入到DC-DC轉換器100。需注意的是，利用電容器352，可防止由開關351的切換所產生之脈衝電流流經光電二極體350。
然後，在藉由DC-DC轉換器100調整電壓之後輸出輸入到DC-DC轉換器100之電壓。上述實施例的說明可參考DC-DC轉換器100的特定組態和操作。
輸出自DC-DC轉換器100之輸出端子OUT1及OUT2的電壓為DC電壓。反相器354將輸出自DC-DC轉換器100的DC電壓轉換成AC電壓及輸出。圖14B圖解反相器354包括四個電晶體356至359及四個二極體360至363之結構的例子。
尤其是，電晶體356之源極和汲極的其中之一連接到DC-DC轉換器100的輸出端子OUT1，而電晶體356之源極和汲極的其中另一個連接到電晶體357的第一端子。電晶體357的第二端子連接到DC-DC轉換器100之輸出端子OUT2。電晶體358的第一端子連接到DC-DC轉換器100之輸出端子OUT1，而電晶體358的第二端子連接到電晶體359的第一端子。電晶體359的第二端子連接到DC-DC轉換器100之輸出端子OUT2。二極體360至363分別並聯連接到電晶體356至359。尤其是，電晶體356至359之源極和汲極的其中之一分別連接到二極體360至363的陽極。電晶體356至359的第二端子連接到二極體360至363之陰極。
將輸出自DC-DC轉換器100的電壓供應到脈衝寬度調變電路353。脈衝寬度調變電路353係藉由施加電壓所操作，及產生用以控制電晶體356至359的切換之訊號。
電晶體356至359根據來自脈衝調變電路353的訊號來執行切換，藉以具有PWM波形之AC電壓係輸出自連接反相器354中的電晶體356之源極和汲極的其中另一個與電晶體357之源極和汲極的其中之一的節點以及反相器354中的電晶體358之源極和汲極的其中另一個與電晶體359之源極和汲極的其中之一的節點。
然後，藉由使用帶通濾波器355，從輸出自反相器354的AC電壓去除高頻成分，藉以可獲得具有正弦波之AC電壓。
此實施例可藉由與實施例的任一者適當組合實施。 [例子1]
另外，藉由使用根據本發明的一實施例之DC-DC轉換器、電源電路、或半導體裝置，可設置具有低電力消耗的電子裝置。尤其是，無法容易時常供應電力之可攜式電子用品的事例，藉由添加根據本發明的實施例之DC-DC轉換器、電源電路、或半導體裝置，連續使用時間變得較長，如此是有利的。
根據本發明的一實施例之半導體裝置可被用於顯示裝置、膝上型電腦、或設置有記錄媒體之影像再生裝置(典型上，再生記錄媒體的內容且具有用以顯示所再生的影像之顯示器的裝置，諸如數位多用途碟(DVD)等)。除了上述之外，作為可使用根據本發明的一實施例之半導體裝置的電子用品，可給定行動電話、包括可攜式遊戲機之遊戲機、可攜式資訊終端機、電子書閱讀器、視頻相機、數位靜止相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(如、汽車音頻系統和數位音頻播放器)、影印機、傳真機、列印機、多功能列印機、自動櫃員機(ATM)、販賣機等等。圖15A至15F圖解此種電子裝置的特定例子。
圖15A圖解可攜式遊戲機，其包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、電子筆7038等等。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制可攜式遊戲機的驅動之積體電路。藉由將根據本發明的一實施例之DC-DC轉換器、電源電路、及半導體裝置用於控制可攜式遊戲機的驅動之積體電路，可設置具有低電力消耗的可攜式遊戲機。雖然圖15A所示之可攜式遊戲機具有兩個顯示部7033及7034，但是包括在可攜式遊戲機中之顯示部的數目並不侷限於二。
圖15B圖解行動電話，其包括外殼7041、顯示部7042、及音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046等等。光接收部7046所接收的光被轉換成電訊號，藉以可載入外來影像。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制行動電話的驅動之積體電路。藉由將根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置用於控制行動電話的驅動之積體電路，可設置具有低電力消耗的行動電話。
圖15C圖解可攜式資訊終端機，其包括外殼7051、顯示部7052、操作鍵7053等等。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制可攜式資訊終端機的驅動之積體電路。藉由將根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置用於控制可攜式資訊終端機的驅動之積體電路，可設置具有低電力消耗的可攜式資訊終端機。
圖15D圖解膝上型個人電腦，其包括外殼7061、影像顯示部7062、鍵盤7063、定位裝置7064等等。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制膝上型個人電腦的驅動之積體電路。藉由將根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置用於控制膝上型個人電腦的驅動之積體電路，可設置具有低電力消耗的膝上型個人電腦。
圖15E之書桌照明裝置包括外殼7071、光源7072、支撐基座7073等等。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制照明裝置的驅動之積體電路。根據本發明的一實施例之半導體裝置的其中之一的發光裝置可被用於光源7072和用以控制光源7072之操作的驅動電路。藉由使用根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置，可設置具有低電力消耗之照明裝置。
圖15F為設備照明裝置，其包括外殼7081、光源7082等等。根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置可被用於控制照明裝置的驅動之積體電路。根據本發明的一實施例之半導體裝置的其中之一的發光裝置可被用於光源7082和用以控制光源7082之操作的驅動電路。藉由使用根據本發明的實施例之DC-DC轉換器、電源電路、及半導體裝置，可設置具有低電力消耗之照明裝置。
此實施例可藉由與上述實施例的任一者適當組合實施。
本申請案係依據於2011年5月31日在日本專利局申請之日本專利申請案序號2011-121231，以引用方式將其全部內容併入本文。
IN‧‧‧輸入端子
IN1‧‧‧輸入端子
IN2‧‧‧輸入端子
OUT‧‧‧輸出端子
OUT1‧‧‧輸出端子
OUT2‧‧‧輸出端子
100‧‧‧DC-DC轉換器
101‧‧‧電力轉換電路
102‧‧‧切換元件
103‧‧‧恆壓產生部
104‧‧‧控制電路
105‧‧‧AD轉換器
106‧‧‧AD轉換器
107‧‧‧訊號處理電路
108‧‧‧脈衝調變電路
109‧‧‧供電控制電路
110‧‧‧記憶體裝置
111‧‧‧記憶體元件
112‧‧‧電容器
113‧‧‧電晶體
114‧‧‧記憶體單元
115‧‧‧邏輯元件
115a‧‧‧第一邏輯元件
115b‧‧‧第二邏輯元件
116‧‧‧電晶體
117‧‧‧電晶體
118‧‧‧p通道電晶體
119‧‧‧n通道電晶體
120‧‧‧p通道電晶體
121‧‧‧n通道電晶體
130‧‧‧切換元件
131‧‧‧控制單元
132‧‧‧算術邏輯單元
133‧‧‧資料快取記憶體
134‧‧‧指令快取記憶體
135‧‧‧程式計數器
136‧‧‧指令暫存器
137‧‧‧非揮發性記憶體裝置
150‧‧‧AD轉換器
200‧‧‧基板
201‧‧‧絕緣膜
203n‧‧‧半導體膜
203p‧‧‧半導體膜
204n‧‧‧閘極絕緣膜
204p‧‧‧閘極絕緣膜
205n‧‧‧閘極電極
205p‧‧‧閘極電極
206‧‧‧導電膜
207‧‧‧導電膜
208‧‧‧第一區
209‧‧‧第二區
210‧‧‧第二區
211‧‧‧第三區
212‧‧‧第三區
213‧‧‧導電膜
214‧‧‧第一區
215‧‧‧第二區
216‧‧‧第二區
217‧‧‧第三區
218‧‧‧第三區
219‧‧‧絕緣膜
220‧‧‧絕緣膜
220a‧‧‧第一絕緣膜
220b‧‧‧第二絕緣膜
222‧‧‧氧化物半導體膜
223‧‧‧閘極絕緣膜
224‧‧‧閘極電極
225‧‧‧導電膜
226‧‧‧導電膜
227‧‧‧第一區
228‧‧‧第二區
229‧‧‧第二區
230‧‧‧側壁
231‧‧‧絕緣膜
232‧‧‧端部
240‧‧‧絕緣膜
240a‧‧‧第一氧化物絕緣膜
240b‧‧‧第二氧化物絕緣膜
240c‧‧‧第三氧化物絕緣膜
241‧‧‧開口部
242‧‧‧氧化物半導體膜
243‧‧‧閘極絕緣膜
244‧‧‧閘極電極
245‧‧‧導電膜
246‧‧‧導電膜
247‧‧‧第一區
248‧‧‧第二區
249‧‧‧第二區
250‧‧‧側壁
251‧‧‧絕緣膜
252‧‧‧端部
253‧‧‧導電膜
254‧‧‧絕緣膜
255‧‧‧導電膜
301‧‧‧AC電源
302‧‧‧開關
303‧‧‧整流電路
304‧‧‧發光元件
350‧‧‧光電二極體
351‧‧‧開關
352‧‧‧電容器
353‧‧‧脈衝寬度調變電路
354‧‧‧反相器
355‧‧‧帶通濾波器
356‧‧‧電晶體
357‧‧‧電晶體
358‧‧‧電晶體
359‧‧‧電晶體
360‧‧‧二極體
361‧‧‧二極體
362‧‧‧二極體
363‧‧‧二極體
430‧‧‧二極體
431‧‧‧線圈
432‧‧‧電容器
433‧‧‧變壓器
434‧‧‧二極體
435‧‧‧變壓器
7031‧‧‧外殼
7032‧‧‧外殼
7033‧‧‧顯示部
7034‧‧‧顯示部
7035‧‧‧麥克風
7036‧‧‧揚聲器
7037‧‧‧操作鍵
7038‧‧‧電子筆
7041‧‧‧外殼
7042‧‧‧顯示部
7043‧‧‧音頻輸入部
7044‧‧‧音頻輸出部
7045‧‧‧操作鍵
7046‧‧‧光接收部
7051‧‧‧外殼
7052‧‧‧顯示部
7053‧‧‧操作鍵
7061‧‧‧外殼
7062‧‧‧影像顯示部
7063‧‧‧鍵盤
7064‧‧‧定位裝置
7071‧‧‧外殼
7072‧‧‧光源
7073‧‧‧支撐基座
7081‧‧‧外殼
7082‧‧‧光源
圖1A為DC-DC轉換器的組態圖，及圖1B為記憶體裝置的組態圖。
圖2為DC-DC轉換器的操作之流程圖。
圖3為記憶體電路的電路圖。
圖4A及4B各為記憶體裝置的組態圖。
圖5為訊號處理電路的方塊圖。
圖6為記憶體裝置的橫剖面圖。
圖7A及7C為電晶體的橫剖面圖，及圖7B為電晶體的俯視圖。
圖8A及8C為電晶體的橫剖面圖，及圖8B為電晶體的俯視圖。
圖9A至9E為氧化物半導體的結構圖。
圖10A至10C為氧化物半導體的結構圖。
圖11A至11C為氧化物半導體的結構圖。
圖12A及12B各為DC-DC轉換器之組態的例子圖。
圖13A及13B各為DC-DC轉換器之組態的例子圖。
圖14A及14B各為包括DC-DC轉換器之半導體裝置圖。
圖15A至15F為電子裝置圖。
圖16為DC-DC轉換器之組態圖。
110‧‧‧記憶體裝置
111‧‧‧記憶體元件
112‧‧‧電容器
113‧‧‧電晶體
114‧‧‧記憶體單元
115‧‧‧邏輯元件

权利要求:
Claims (14)
[1] 一種DC-DC轉換器，包含：切換元件；恆壓產生部，操作上連接到該切換元件；以及控制電路，操作上連接到該切換元件，該控制電路包含：第一AD轉換器；第二AD轉換器；訊號處理電路，操作上連接到該第二AD轉換器；脈衝調變電路，操作上連接到該訊號處理電路；以及供電控制電路，操作上連接到該第一AD轉換器和該訊號處理電路，其中，該訊號處理電路包含記憶體裝置，該記憶體裝置包含：揮發性記憶體元件；電晶體，其包含氧化物半導體；以及電容器，經由該電晶體操作上連接到該揮發性記憶體元件。
[2] 一種電源電路，包含根據申請專利範圍第1項之DC-DC轉換器和整流電路。
[3] 一種半導體裝置，包含根據申請專利範圍第1項之DC-DC轉換器。
[4] 根據申請專利範圍第1項之DC-DC轉換器，其中，該氧化物半導體的能帶隙大於或等於2eV。
[5] 一種DC-DC轉換器，包含：切換元件；恆壓產生部，被組構成產生輸出電壓，其中，經由該切換元件將輸入電壓供應到該恆壓產生部；以及控制電路，包含：第一AD轉換器，被組構成轉換該輸入電壓；第二AD轉換器，被組構成轉換該輸出電壓；訊號處理電路，被組構成根據該輸出電壓的數位值來決定該切換元件的切換之負載比；脈衝調變電路，被組構成產生用以控制該切換元件的該切換之訊號；以及供電控制電路，被組構成根據該輸入電壓的數位值和該輸出電壓的該數位值來控制供應到該訊號處理電路之供電電壓，其中，該訊號處理電路包含記憶體裝置，該記憶體裝置包含：揮發性記憶體元件，被組構成儲存該負載比的資料；電晶體；以及電容器，經由該電晶體電連接到該揮發性記憶體元件，及被組構成儲存該負載比的該資料，其中，該電晶體包含氧化物半導體。
[6] 一種電源電路，包含根據申請專利範圍第5項之DC-DC轉換器和整流電路。
[7] 一種半導體裝置，包含根據申請專利範圍第5項之DC-DC轉換器。
[8] 根據申請專利範圍第5項之DC-DC轉換器，其中，該氧化物半導體的能帶隙大於或等於2eV。
[9] 一種DC-DC轉換器，包含：切換元件；控制電路，用以控制該切換元件的切換之負載比；以及恆壓產生部，用以產生具有對應於該負載比的位準之輸出電壓，其中，該輸入電壓的供應係藉由該切換元件所控制，其中，該控制電路包含：第一AD轉換器，藉由使用該輸入電壓的類比值來獲得該輸入電壓的數位值；第二AD轉換器，藉由使用該輸出電壓的類比值來獲得該輸出電壓的數位值；訊號處理電路，用以藉由使用該輸出電壓的該數位值來決定該負載比；脈衝調變電路，用以根據該負載比來產生用以控制該切換元件的切換之訊號；以及供電控制電路，用以根據該輸入電壓的該數位值和該輸出電壓的該數位值來決定是否供應供電電壓到該訊號處理電路，其中，該訊號處理電路包含用以儲存該負載比之記憶體裝置，其中，該記憶體裝置包含：揮發性記憶體元件，藉由該供電電壓的供應來儲存該揮發性記憶體元件中的資料；電容器，用以根據保持在該揮發性記憶體元件中之該資料來保持電荷；以及電晶體，用以控制該電容器中之該電荷的供應、保持、及排放，其中，該揮發性記憶體元件包含：第一邏輯元件；以及第二邏輯元件，其中，該第一邏輯元件的輸出端子電連接到該第二邏輯元件的輸入端子，其中，該電晶體包含氧化物半導體。
[10] 根據申請專利範圍第9項之DC-DC轉換器，其中，該第一邏輯元件和該第二邏輯元件為反相器或時脈式反相器。
[11] 一種電源電路，包含根據申請專利範圍第9項之DC-DC轉換器和整流電路。
[12] 一種半導體裝置，包含根據申請專利範圍第9項之DC-DC轉換器。
[13] 根據申請專利範圍第9項之DC-DC轉換器，其中，該氧化物半導體的能帶隙大於或等於2eV。
[14] 根據申請專利範圍第9項之DC-DC轉換器，其中，該第一邏輯元件被組構成將輸入到該第一邏輯元件之訊號的邏輯值反相，並且其中，該第二邏輯元件被組構成將輸入到該第二邏輯元件之訊號的邏輯值反相。

类似技术:

公开号 | 公开日 | 专利标题

JP6909848B2|2021-07-28|半導体装置

KR102083410B1|2020-03-02|반도체 장치 및 그 구동 방법

JP6661697B2|2020-03-11|半導体装置

JP2016054282A|2016-04-14|記憶装置、及び半導体装置

US10008929B2|2018-06-26|DC-DC converter and semiconductor device

US8804405B2|2014-08-12|Memory device and semiconductor device

JP6462404B2|2019-01-30|Ｄｃｄｃコンバータ、半導体装置、及び電子機器

TWI555313B|2016-10-21|Ｄｃ－ｄｃ轉換器、電源電路、以及半導體裝置

TW201248408A|2012-12-01|Signal processing circuit

JP6227890B2|2017-11-08|信号処理回路および制御回路

JP6357531B2|2018-07-11|アナログ演算回路

JP2014029680A|2014-02-13|信号処理回路

JP6077927B2|2017-02-08|記憶装置

同族专利:

公开号 | 公开日

TWI555313B|2016-10-21|

JP6031259B2|2016-11-24|

US9467047B2|2016-10-11|

KR20120134021A|2012-12-11|

US20120306467A1|2012-12-06|

KR101933849B1|2019-01-02|

JP2013013307A|2013-01-17|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

US5218607A|1989-06-23|1993-06-08|Kabushiki Kaisha Toshiba|Computer having a resume function and operable on an internal power source|

JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

US5583412A|1995-02-28|1996-12-10|Allen-Bradley Company, Inc.|Apparatus and method for controlling the deceleration of an electric motor|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

US5870298A|1997-08-05|1999-02-09|Industrial Technology Research Institute|Power converter with a loop-compensated filter|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

US6504176B2|2000-04-06|2003-01-07|Matshushita Electric Industrial Co., Ltd.|Field effect transistor and method of manufacturing the same|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP2003079163A|2001-09-04|2003-03-14|Honda Motor Co Ltd|インバータ装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US6906932B2|2003-07-01|2005-06-14|Compal Electronics, Inc.|Power supply for outputting a steady state voltage according to a load requirement|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

KR20050056125A|2003-12-09|2005-06-14|마쯔시다덴기산교 가부시키가이샤|인버터 제어 장치 및 인버터 제어 방법|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

KR101187084B1|2004-07-08|2012-09-28|미시시피 주립대학|탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법|

US7820511B2|2004-07-08|2010-10-26|Semisouth Laboratories, Inc.|Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

JP4510569B2|2004-09-17|2010-07-28|ダイヤモンド電機株式会社|デジタルコンバータ及びその制御方法|

DE102004047638B4|2004-09-30|2011-12-01|Qimonda Ag|Nichtflüchtige Speicherzelle|

DE102005045312A1|2004-10-29|2006-05-04|Infineon Technologies Ag|Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7202528B2|2004-12-01|2007-04-10|Semisouth Laboratories, Inc.|Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7894223B2|2005-03-22|2011-02-22|Oki Power Tech Co., Ltd.|Switching power supply circuit|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

JP2006351141A|2005-06-20|2006-12-28|Renesas Technology Corp|半導体記憶装置のテスト装置およびテスト方法|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP4791132B2|2005-10-13|2011-10-12|株式会社リコー|昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP4912037B2|2006-05-29|2012-04-04|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

KR20100033387A|2007-06-14|2010-03-29|케터링 유니버시티|설정가능한 입력의 고출력 ｄｃ-ｄｃ 컨버터|

JP5023836B2|2007-06-25|2012-09-12|横河電機株式会社|２線式フィールド機器|

JP2009009386A|2007-06-28|2009-01-15|Toshiba Corp|情報処理装置|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

US7982446B2|2008-02-01|2011-07-19|International Rectifier Corporation|Power supply circuit with dynamic control of a driver circuit voltage rail|

WO2009122769A1|2008-03-31|2009-10-08|国立大学法人長崎大学|電力変換回路の制御装置および制御方法|

JP5175642B2|2008-07-04|2013-04-03|ルネサスエレクトロニクス株式会社|電源制御装置|

JP2010051066A|2008-08-19|2010-03-04|Canon Inc|スイッチング電源回路|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

TWI379495B|2008-12-17|2012-12-11|Univ Nat Taipei Technology||

JP2011035209A|2009-08-03|2011-02-17|Renesas Electronics Corp|半導体装置|

JP5710870B2|2009-09-28|2015-04-30|ローランド株式会社|Ｄｃ−ｄｃコンバータ|

WO2011046015A1|2009-10-16|2011-04-21|Semiconductor Energy Laboratory Co., Ltd.|Logic circuit and semiconductor device|

JP2011097504A|2009-11-02|2011-05-12|Hitachi Kokusai Electric Inc|電源回路|

KR101823861B1|2009-11-20|2018-01-31|가부시키가이샤 한도오따이 에네루기 켄큐쇼|불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치|

CN102668377B|2009-12-18|2015-04-08|株式会社半导体能源研究所|非易失性锁存电路和逻辑电路以及使用它们的半导体器件|

CN102652396B|2009-12-23|2015-12-16|株式会社半导体能源研究所|半导体装置|

WO2011078398A1|2009-12-25|2011-06-30|Ricoh Company, Ltd.|Field-effect transistor, semiconductor memory, display element, image display device, and system|

EP2517355B1|2009-12-25|2019-05-08|Semiconductor Energy Laboratory Co., Ltd.|Memory device, semiconductor device, and electronic device|

WO2011089847A1|2010-01-20|2011-07-28|Semiconductor Energy Laboratory Co., Ltd.|Signal processing circuit and method for driving the same|

JP2011166941A|2010-02-09|2011-08-25|Panasonic Corp|スイッチング電源装置|

KR101775180B1|2010-02-12|2017-09-05|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 구동 방법|

WO2011155295A1|2010-06-10|2011-12-15|Semiconductor Energy Laboratory Co., Ltd.|Dc/dc converter, power supply circuit, and semiconductor device|

US8854867B2|2011-04-13|2014-10-07|Semiconductor Energy Laboratory Co., Ltd.|Memory device and driving method of the memory device|

US8779799B2|2011-05-19|2014-07-15|Semiconductor Energy Laboratory Co., Ltd.|Logic circuit|

US8503125B2|2011-05-27|2013-08-06|HGST Netherlands B.V.|Channel-source laser-pulsing system architecture for thermal-assisted recording|

JP2014063557A|2012-02-24|2014-04-10|Semiconductor Energy Lab Co Ltd|記憶装置及び半導体装置|

US9058892B2|2012-03-14|2015-06-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and shift register|

JP6298662B2|2013-03-14|2018-03-20|株式会社半導体エネルギー研究所|半導体装置|

US9300292B2|2014-01-10|2016-03-29|Semiconductor Energy Laboratory Co., Ltd.|Circuit including transistor|JP6462404B2|2014-02-28|2019-01-30|株式会社半導体エネルギー研究所|Ｄｃｄｃコンバータ、半導体装置、及び電子機器|

JP2015186360A|2014-03-25|2015-10-22|株式会社日立製作所|電力変換装置、電力変換装置を備えた機械|

US10453404B2|2016-08-17|2019-10-22|Semiconductor Energy Laboratory Co., Ltd.|Display method, display device, display module, and electronic device|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011121231||2011-05-31||

[返回顶部]